

1. Mức năng lượng và giải năng lượng
2. Sự dẫn điện trong kim loại
3. Chất bán dẫn điện (Semiconductor)
4. Nối P-N và Diode (P-N junction và Diot)
5. Transitor lưỡng cực (Bipolar junction transistor - BJT)
6. Transitor trường ứng (Field Effect Transistor)
7. Linh kiện có 4 lớp bán dẫn PNPNN và những linh kiện khác
8. Linh kiện quang điện tử
9. Sơ lược về IC

Mức năng lượng và giải năng lượng

Nhắc lại các kiến thức cơ bản về cơ học nguyên lượng, sự phân bố điện tử trong nguyên tử theo năng lượng, từ đó hình thành dải năng lượng trong tinh thể chất bán dẫn.

KHÁI NIỆM VỀ CƠ HỌC NGUYÊN LƯỢNG:

Ta biết rằng vật chất được cấu tạo từ những nguyên tử (đó là thành phần nhỏ nhất của nguyên tố mà còn giữ nguyên tính chất của nguyên tố đó). Theo mô hình của nhà vật lý Anh Rutherford (1871-1937), nguyên tử gồm có một nhân mang điện tích dương (Proton mang điện tích dương và Neutron trung hoà về điện) và một số điện tử (electron) mang điện tích âm chuyển động chung quanh nhân và chịu tác động bởi lực hút của nhân. Nguyên tử luôn luôn trung hoà điện tích, số electron quay chung quanh nhân bằng số proton chứa trong nhân - điện tích của một proton bằng điện tích một electron nhưng trái dấu). Điện tích của một electron là $-1,602.10^{-19}$ Coulomb, điều này có nghĩa là để có được 1 Coulomb điện tích phải có $6,242.10^{18}$ electron. điện tích của điện tử có thể đo được trực tiếp nhưng khối lượng của điện tử không thể đo trực tiếp được. Tuy nhiên, người ta có thể đo được tỉ số giữa điện tích và khối lượng (e/m), từ đó suy ra được khối lượng của điện tử là:

$$m_0 = 9,1.10^{-31} \text{Kg}$$

$$m_e = \frac{m_0}{\sqrt{1 - \frac{v^2}{c^2}}}$$
 Đó là khối lượng của điện tử khi nó chuyển động với vận

tốc rất nhỏ so với vận tốc ánh sáng ($c = 3.10^8 \text{m/s}$). Khi vận tốc điện tử tăng lên, khối lượng của điện tử được tính theo công thức Lorentz-Einstein:

Mỗi điện tử chuyển động trên một đường tròn và chịu một gia tốc xuyên tâm. Theo thuyết điện từ thì khi chuyển động có gia tốc, điện tử phải phát ra năng lượng. Sự mất năng lượng này làm cho quỹ đạo của điện tử nhỏ dần và sau một thời gian ngắn, điện tử sẽ rơi vào nhân. Nhưng trong thực tế, các hệ thống này là một hệ thống bền theo thời gian. Do đó, giả thuyết của Rutherford không đứng vững.

Nhà vật lý học Đan Mạch Niels Bohr (1885- 1962) đã bổ túc bằng các giả thuyết sau:

Có những quỹ đạo đặt biệt, trên đó điện tử có thể di chuyển mà không phát ra năng lượng. Tương ứng với mỗi quỹ đạo có một mức năng lượng nhất định. Ta có một quỹ đạo dừng.


Khi điện tử di chuyển từ một quỹ đạo tương ứng với mức năng lượng w_1 sang quỹ đạo khác tương ứng với mức năng lượng w_2 thì sẽ có hiện tượng bức xạ hay hấp thu năng lượng. Tần số của bức xạ (hay hấp thu) này là:

$$f = \frac{w_2 - w_1}{h}$$

Trong đó, $h = 6,62 \cdot 10^{-34}$ J.s (hằng số Planck).

Trong mỗi quỹ đạo dừng, moment động lượng của điện tử bằng bội số của $\frac{h}{2\pi} = \hbar$

Moment động lượng: $m.v.r = n \cdot \frac{h}{2\pi} = n\hbar$



Hình 1

Với giả thuyết trên, người ta đã dự đoán được các mức năng lượng của nguyên tử hydro và giải thích được quang phổ vạch của Hydro, nhưng không giải thích được đối với những nguyên tử có nhiều điện tử. Nhận thấy sự đối tính giữa sóng và hạt, Louis de Broglie (Nhà vật lý học Pháp)

cho rằng có thể liên kết mỗi hạt điện khối lượng m , chuyển động với vận tốc v một bước sóng $\lambda = \frac{h}{mv}$.

Tổng hợp tất cả giả thuyết trên là môn cơ học nguyên lượng, khả dĩ có thể giải thích được các hiện tượng quan sát được ở cấp nguyên tử.

Phương trình căn bản của môn cơ học nguyên lượng là phương trình Schrodinger được viết như sau:

$$-\frac{\hbar^2}{2m} \nabla^2 \phi + (E - U)\phi = 0$$

là toán tử Laplacien

$$\nabla^2 \phi = \frac{\partial^2 \phi}{\partial x^2} + \frac{\partial^2 \phi}{\partial y^2} + \frac{\partial^2 \phi}{\partial z^2}$$

E : năng lượng toàn phần

U : thế năng

$(E-U)$: động năng

là một hàm số gọi là hàm số sóng. Hàm số này xác định xác suất tìm thấy hạt điện trong miền không gian đang khảo sát.

Trong khi giải phương trình Schrodinger để tìm năng lượng của những điện tử trong một nguyên tử duy nhất, người ta thấy rằng mỗi trạng thái năng lượng của electron phụ thuộc vào 4 số nguyên gọi là 4 số nguyên lượng:

Số nguyên lượng xuyên tâm: (Số nguyên lượng chính)

Xác định kích thước của quỹ đạo $n=1,2,3,\dots,7$

Số nguyên lượng phương vị: (Số nguyên lượng phụ)

Xác định hình thể quỹ đạo $l=1,2,3,\dots,n-1$

Số nguyên lượng từ:

Xác định phương hướng của quỹ đạo $m_l=0, 1, \dots, l$

Số nguyên lượng Spin:

Xác định chiều quay của electron $m_s=+\frac{1}{2}$ và $-\frac{1}{2}$

Trong một hệ thống gồm nhiều nguyên tử, các số nguyên lượng tuân theo nguyên lý ngoại trừ Pauli. Nguyên lý này cho rằng: trong một hệ thống không thể có 2 trạng thái nguyên lượng giống nhau, nghĩa là không thể có hai điện tử có 4 số nguyên lượng hoàn toàn giống nhau.

PHÂN BỐ ĐIỆN TỬ TRONG NGUYÊN TỬ THEO NĂNG LƯỢNG:

Tất cả các nguyên tử có cùng số nguyên lượng chính hợp thành một tầng có tên là K,L,M,N,O,P,Q ứng với $n=1,2,3,4,5,6,7$.

Ở mỗi tầng, các điện tử có cùng số l tạo thành các phụ tầng có tên s,p,d,f tương ứng với $l=0,1,2,3$

Tầng K ($n=1$) có một phụ tầng s có tối đa 2 điện tử.

Tầng L ($n=2$) có một phụ tầng s có tối đa 2 điện tử và một phụ tầng p có tối đa 6 điện tử.

Tầng M ($n=3$) có một phụ tầng s (tối đa 2 điện tử), một phụ tầng p (tối đa 6 điện tử) và một phụ tầng d (tối đa 10 điện tử).

Tầng N ($n=4$) có một phụ tầng s (tối đa 2 điện tử), một phụ tầng p (tối đa 6 điện tử), một phụ tầng d (tối đa 10 điện tử) và một phụ tầng f (tối đa 14 điện tử).

Như vậy: Tầng K có tối đa 2 điện tử.


Tầng L có tối đa 8 điện tử.

Tầng M có tối đa 18 điện tử.

Tầng N có tối đa 32 điện tử.

Các tầng O,P,Q cũng có 4 phụ tầng và cũng có tối đa 32 điện tử.


Ứng với mỗi phụ tầng có một mức năng lượng và các mức năng lượng được xếp theo thứ tự như sau:



Hình 2

Khi không bị kích thích, các trạng thái năng lượng nhỏ bị điện tử chiếm trước (gần nhân hơn) khi hết chỗ mới sang mức cao hơn (xa nhân hơn).
Thí dụ: nguyên tử Na có số điện tử $z=11$, có các phụ tầng 1s, 2s, 2p bị các điện tử chiếm hoàn toàn nhưng chỉ có 1 điện tử chiếm phụ tầng 3s.

Cách biểu diễn:



Hình 3

Lớp bảo hòa: Một phụ tầng bảo hòa khi có đủ số điện tử tối đa.

Một tầng bảo hòa khi mọi phụ tầng đã bảo hòa. Một tầng bảo hòa rất bền, không nhận thêm và cũng khó mất điện tử.


Tầng ngoài cùng: Trong một nguyên tử, tầng ngoài cùng không bao giờ chứa quá 8 điện tử. Nguyên tử có 8 điện tử ở tầng ngoài cùng đều bền vững (trường hợp các khí trơ).

Các điện tử ở tầng ngoài cùng quyết định hầu hết tính chất hóa học của một nguyên tố.

DẢI NĂNG LƯỢNG: (ENERGY BANDS)

Những công trình khảo cứu ở tia X chứng tỏ rằng hầu hết các chất bán dẫn đều ở dạng kết tinh.

Ta xét một mạng tinh thể gồm N nguyên tử thuộc nhóm 4A, thí dụ C6. Ta tưởng tượng rằng có thể thay đổi được khoảng cách giữa các nguyên tử mà không thay đổi cấu tạo căn bản của tinh thể. Nếu các nguyên tử cách nhau một khoảng d_1 sao cho tác động lẫn nhau không đáng kể thì các mức năng lượng của chúng trùng với các mức năng lượng của một nguyên tử độc nhất. Hai phụ tầng ngoài cùng có 2 điện tử s và 2 điện tử p ($C6=1s^2 2s^2 2p^2$). Do đó, nếu ta không để ý đến các tầng trong, ta có $2N$ điện tử chiếm tất cả $2N$ trạng thái s và có cùng mức năng lượng; Ta cũng có $2N$ điện tử p chiếm $2N$ trạng thái p . Vậy có $4N$ trạng thái p chưa bị chiếm. Giả sử khoảng cách giữa các nguyên tử được thu nhỏ hơn thành d_2 , tác dụng của một nguyên tử bất kỳ lên các nguyên tử lân cận trở thành quan trọng.



Hình 4

Ta có một hệ thống gồm N nguyên tử, do đó các nguyên tử phải tuân theo nguyên lý Pauli. $2N$ điện tử s không thể có cùng mức năng lượng mà phải có $2N$ mức năng lượng khác nhau; khoảng cách giữa hai mức năng lượng rất nhỏ nhưng vì N rất lớn nên khoảng cách giữa mức năng lượng cao nhất và thấp nhất khá lớn, ta có một dải năng lượng. $2N$ trạng thái của dải năng lượng này đều bị $2N$ điện tử chiếm. Tương tự, bên trên dải năng lượng này ta có một dải gồm $6N$ trạng thái p nhưng chỉ có $2N$ trạng thái p bị chiếm chỗ.

Ta để ý rằng, giữa hai dải năng lượng mà điện tử chiếm-được có một dải cấm. Điện tử không thể có năng lượng nằm trong dải cấm, khoảng cách (dải cấm) càng thu hẹp khi khoảng cách d càng nhỏ (xem hình). Khi khoảng cách $d=d_3$, các dải năng lượng chồng lên nhau, $6N$ trạng thái của dải trên hoà với $2N$ trạng thái của dải dưới cho ta $8N$ trạng thái, nhưng chỉ có $4N$ trạng thái bị chiếm. Ở khoảng cách này, mỗi nguyên tử có 4 điện tử tầng ngoài nhưng ta không thể phân biệt được điện tử nào là điện tử s và điện tử nào là điện tử p , ở khoảng cách từ đó, tác dụng của các nguyên tử lên nhau rất mạnh. Sự phân bố các dải năng lượng tùy thuộc vào dạng tinh thể và nguyên tử số. Người ta xác định sự phân bố này bằng cách giải phương trình Schrodinger và có kết quả như hình vẽ.

Ta có một dải hoá trị (valence band) gồm 4N trạng thái hoàn toàn bị chiếm và một dải dẫn điện (conduction band) gồm 4N trạng thái chưa bị chiếm. Giữa hai dải năng lượng này, có một dải năng lượng cấm có năng lượng khoảng 6eV. (eV: Electron Volt)

1 volt là hiệu điện thế giữa hai điểm của một mạch điện khi năng lượng cung cấp là 1 Joule để chuyển một điện tích 1 Coloumb từ điểm này đến điểm kia.

$$\text{Vậy, volt} \leftarrow V = \frac{W \xrightarrow{\text{Joule}}}{Q \xrightarrow{\text{Coloumb}}}$$

Vậy năng lượng mà một điện tử tiếp nhận khi vượt một hiệu điện thế 1 volt là:


$$V = \frac{W}{Q}$$

$$\Rightarrow 1V = \frac{W}{1,602 \cdot 10^{-19}}$$

$$\Rightarrow W = 1,602 \cdot 10^{-19} \text{ Joule}$$

Năng lượng này được gọi là 1eV (1eV=1,602.10-19J)

Ta đã khảo sát trường hợp đặc biệt của tinh thể Cacbon. Nếu ta khảo sát một tinh thể bất kỳ, năng lượng của điện tử cũng được chia thành từng dải. Dải năng lượng cao nhất bị chiếm gọi là dải hóa trị, dải năng lượng thấp nhất chưa bị chiếm gọi là dải dẫn điện. Ta đặc biệt chú ý đến hai dải năng lượng này.



Hình 5

* Ta có 3 trường hợp:

Dải cấm có độ cao khá lớn ($E_g > 5\text{eV}$). Đây là trường hợp của các chất cách điện. Thí dụ như kim cương có $E_g = 7\text{eV}$, SiO_2 $E_g = 9\text{eV}$.


Dải cấm có độ cao nhỏ ($E_g < 5\text{eV}$). Đây là trường hợp chất bán dẫn điện.

Thí dụ: Germanium có $E_g = 0,75\text{eV}$

Silicium có $E_g = 1,12\text{eV}$

Galium Arsenic có $E_g = 1,4\text{eV}$

Dải hóa trị và dải dẫn điện chồng lên nhau, đây là trường hợp của chất dẫn điện. Thí dụ như đồng, nhôm...



Hình 6

Giả sử ta tăng nhiệt độ của tinh thể, nhờ sự cung cấp nhiệt năng, điện tử trong dải hóa trị tăng năng lượng. Trong trường hợp (a), vì E_G lớn, điện tử không đủ năng lượng vượt dải cấm để vào dải dẫn điện. Nếu ta cho tác dụng một điện trường vào tinh thể, vì tất cả các trạng thái trong dải hóa trị đều bị chiếm nên điện tử chỉ có thể di chuyển bằng cách đổi chỗ cho nhau. Do đó, số điện tử đi, về một chiều bằng với số điện tử đi, về theo chiều ngược lại, dòng điện trung bình triệt tiêu. Ta có chất cách điện.

Trong trường hợp (b), một số điện tử có đủ năng lượng sẽ vượt dải cấm vào dải dẫn điện. Dưới tác dụng của điện trường, các điện tử này có thể thay đổi năng lượng dễ dàng vì trong dải dẫn điện có nhiều mức năng lượng trống để tiếp nhận chúng. Vậy điện tử có năng lượng trong dải dẫn điện có thể di chuyển theo một chiều duy nhất dưới tác dụng của điện trường, ta có chất bán dẫn điện.


Trong trường hợp (c) cũng giống như trường hợp (b) nhưng số điện tử trong dải dẫn điện nhiều hơn làm cho sự di chuyển mạnh hơn, ta có kim loại hay chất dẫn điện.

Sự dẫn điện trong kim loại

Ôn lại khái niệm về độ linh động của điện tử, dẫn suất của kim loại, từ đó đưa ra phương pháp khảo sát chuyển động của hạt tử bằng năng lượng.

ĐỘ LINH ĐỘNG VÀ DẪN XUẤT:

Trong chương I, hình ảnh của dải năng lượng trong kim loại đã được trình bày. Theo sự khảo sát trên, dải năng lượng do điện tử chiếm có thể chưa đầy và không có dải cấm cho những năng lượng cao. Nghĩa là điện tử có thể di chuyển tự do trong kim loại dưới tác dụng của điện trường.




Hình 1

Hình trên vẽ phân bố điện tích trong tinh thể Na. Những chỗ gạch chéo tiêu biểu cho những điện tử ở dải hóa trị có năng lượng thấp nhất, những chỗ trắng chứa những điện tử có năng lượng cao nằm trong dải dẫn điện. Chính những điện tử này là những điện tử không thể nói thuộc hẳn vào một nguyên tử nhất định nào và có thể di chuyển tự do từ nguyên tử này sang nguyên tử khác. Vậy kim loại được coi là nơi các ion kết hợp chặt chẽ với nhau và xếp đều đặn trong 3 chiều trong một đám mây điện tử mà trong đó điện tử có thể di chuyển tự do.

Hình ảnh này là sự mô tả kim loại trong chất khí điện tử. Theo thuyết chất khí điện tử kim loại, điện tử chuyển động liên tục với chiều chuyển

động biến đổi mỗi lần va chạm với ion dương nặng, được xem như đứng yên. Khoảng cách trung bình giữa hai lần va chạm được gọi là đoạn đường tự do trung bình. Vì đây là chuyển động tán loạn, nên ở một thời điểm nào đó, số điện tử trung bình qua một đơn vị diện tích theo bất cứ chiều nào sẽ bằng số điện tử qua đơn vị diện tích ấy theo chiều ngược lại. Như vậy, dòng điện trung bình triệt tiêu.

Giả sử, một điện trường \vec{E} được thiết lập trong mạng tinh thể kim loại, ta thử khảo sát chuyển động của một điện tử trong từ trường này.



Hình trên mô tả chuyển động của điện tử dưới tác dụng của điện trường \vec{E} . Quỹ đạo của điện tử là một đường gấp khúc vì điện tử chạm vào các ion dương và đổi hướng chuyển động. Trong thời gian $t=n$ lần thời gian tự do trung bình, điện tử di chuyển được một đoạn đường là x . Vận tốc $v = \frac{x}{t}$ gọi là vận tốc trung bình. Vận tốc này tỉ lệ với điện trường \vec{E} .

$$v = \mu E$$

Hằng số tỉ lệ gọi là độ linh động của điện tử, tính bằng $m^2/Vsec$.

Điện tích đi qua mỗi đơn vị diện tích trong một đơn vị thời gian được gọi là mật độ dòng điện J .

Ta có: $J = n.e.v$

Trong đó, n : mật độ điện tử, e : điện tích của một electron

$t = -1t = 0S'$ Sv Hình 3 Bây giờ, ta xét một điện tích vi cấp S đặt thẳng góc với chiều di chuyển của điện tử. Những điện tử tới mặt S ở thời điểm $t=0$ ($t=0$ được chọn làm thời điểm gốc) là những điện tử ở trên mặt S'

cách S một khoảng v (vận tốc trung bình của điện tử) ở thời điểm $t=-1$. Ở thời điểm $t=+1$, những điện tử đi qua mặt S chính là những điện tử chứa trong hình trụ giới hạn bởi mặt S và S'. Điện tích của số điện tử này là $q=n.e.v.s$, với n là mật độ điện tử di chuyển. Vậy điện tích đi ngang qua một đơn vị diện tích trong một đơn vị thời gian là: $J=n.e.v$

Nhưng $v = \mu E$ nên $J = n.e.\mu.E$


Người ta đặt $\sigma = n.e.\mu$ (đọc là Sigma)

Nên $J = \sigma E$ gọi là dẫn xuất của kim loại

Và $\rho = \frac{1}{\sigma}$ gọi là điện trở suất của kim loại

Điện trở suất tính bằng $\Omega \cdot m$ và dẫn suất tính bằng mho/m

PHƯƠNG PHÁP KHẢO SÁT CHUYỂN ĐỘNG CỦA HẠT TỬ BẰNG NĂNG LƯỢNG:



Hình 4

Phương pháp khảo sát này căn cứ trên định luật bảo toàn lượng. Để dễ hiểu, ta xét thí dụ sau đây:

Một diode lý tưởng gồm hai mặt phẳng song song bằng kim loại cách nhau 5 Cm. Anod A có hiệu điện thế là $-10V$ so với Catod K. Một điện

tử rời Catod K với năng lượng ban đầu $E_c = 2\text{eV}$. Tính khoảng cách tối đa mà điện tử có thể rời Catod.

Giả sử, điện tử di chuyển tới điểm M có hoành độ là x . Điện thế tại điểm M sẽ tỉ lệ với hoành độ x vì điện trường giữa Anod và Catod đều.

Điện thế tại một điểm có hoành độ x là:

$$V = \alpha x + \beta$$

$$\text{Khi } x=0, (\text{tại Catod}) \Rightarrow V = 0 \Rightarrow \beta = 0$$

$$\text{Nên } V = \alpha x$$

$$\text{Tại } x=5 \text{ Cm (tại Anod A) thì } V=-10\text{volt} \Rightarrow \alpha = -2$$

$$\text{Vậy } V=-2x \text{ (volt) với } x \text{ tính bằng Cm}$$

Suy ra thế năng tại điểm M là:

$$U = QV = +2.e.x \text{ (Joule) với } e \text{ là điện tích của điện tử.}$$


$$\text{Ta có thể viết } U = 2.x \text{ (eV)}$$

Năng lượng toàn phần tại điểm M là:

$$T = \frac{1}{2}mv^2 + U$$

Năng lượng này không thay đổi. Trên đồ thị, T được biểu diễn bằng đường thẳng song song với trục x .

Hiệu $T - U = \frac{1}{2}mv^2$ là động năng của điện tử. Động năng này tối đa tại điểm O (Catod) rồi giảm dần và triệt tiêu tại điểm P có hoành độ x_0 . Nghĩa là tại điểm x_0 , điện tử dừng lại và di chuyển trở về catod K. Vậy x_0 là khoảng cách tối đa mà điện tử có thể rời xa Catod.



Hình 5

Tại điểm M ($x=x_0$) ta có:

$$T-U=0$$

Mà $T=+E_c$ (năng lượng ban đầu)

$$T=2.e.V$$

$$\text{Vậy, } U=2.x_0 \text{ (eV)}$$

$$\Rightarrow 2-2.x_0=0 \Rightarrow x_0=1\text{Cm}$$

Về phương diện năng lượng, ta có thể nói rằng với năng lượng toàn phần có sẵn T, điện tử không thể vượt qua rào thế năng U để vào phần có gạch chéo.

Ta thấy rằng nếu biết năng lượng toàn phần của hạt điện và sự phân bố thế năng trong môi trường hạt điện, ta có thể xác định được đường di chuyển của hạt điện.

Phần sau đây, ta áp dụng phương pháp trên để khảo sát sự chuyển động của điện tử trong kim loại.


THẾ NĂNG TRONG KIM LOẠI:

Nếu ta có một nguyên tử duy nhất thì điện thế tại một điểm cách một khoảng r là:


$$V = \frac{k}{r} + C$$

Nếu chọn điện thế tại một điểm rất xa làm điện thế Zero thì $C=0$. Vậy một điện tử có điện tích $-e$ ở cách nhân một đoạn r sẽ có thế năng là:

$$U = -eV = -\frac{ke}{r}$$



Hình trên là đồ thị của thế năng U theo khoảng cách r . Phần đồ thị không liên tục ứng với một điện tử ở bên trái nhân . Nếu ta có hai nhân và thì trong vùng giữa hai nhân này thế năng của điện tử là tổng các thế năng do và tạo ra. Trong kim loại, các nhân được sắp xếp đều đặn theo 3 chiều. Vậy, ta có thể khảo sát sự phân bố của thế năng bằng cách xét sự phân bố dọc theo dải , và ...



Hình trên biểu diễn sự phân bố đó.

Ta thấy rằng có những vùng đẳng thế rộng nằm xen kẽ với những vùng điện thế thay đổi rất nhanh. Mặt ngoài của mỗi kim loại không được xác định hoàn toàn và cách nhân cuối cùng một khoảng cách nhỏ. Vì bên phải của nhân không còn nhân nên thế năng tiến tới Zero chứ không giữ tính tuần hoàn như bên trong kim loại. Do đó, ta có một rào thế năng tại mặt ngoài của kim loại.

Ta xét một điện tử của nhân và có năng lượng nhỏ hơn U_0 , điện tử này chỉ có thể di chuyển trong một vùng nhỏ cạnh nhân giữa hai rào thế năng tương ứng. Đó là điện tử buộc và không tham gia vào sự dẫn điện của kim loại. Trái lại, một điện tử có năng lượng lớn hơn U_0 có thể di chuyển từ nguyên tử này qua nguyên tử khác trong khối kim loại nhưng không thể vượt ra ngoài khối kim loại được vì khi đến mặt phân cách, điện tử đụng vào rào thế năng. Các điện tử có năng lượng lớn hơn U_0 được gọi là các điện tử tự do. Trong các chương sau, ta đặt biệt chú ý đến các điện tử này.

Vì hầu hết khối kim loại đều có cùng điện thế V_0 tương ứng với thế năng $U_0 = -eV_0$ nên ta có thể giả sử khối kim loại là một khối đẳng thế V_0 . Nhưng điện thế tùy thuộc vào một hằng số cộng nên ta có thể chọn V_0 làm điện thế gốc ($V_0 = 0V$). Gọi E_B là chiều cao của rào thế năng giữa bên trong và bên ngoài kim loại. Một điện tử bên trong khối kim loại muốn vượt ra ngoài phải có ít nhất một năng lượng $U = E_B$, vì vậy ta cần phải biết sự phân bố của điện tử theo năng lượng.

SỰ PHÂN BỐ CỦA ĐIỆN TỬ THEO NĂNG LƯỢNG:

Gọi n_E là số điện tử trong một đơn vị thể tích có năng lượng từ E đến $E + \Delta E$. Theo định nghĩa, mật độ điện tử trung bình có năng lượng từ E đến $E + \Delta E$ là tỉ số $\frac{\Delta n_E}{\Delta E}$. Giới hạn của tỉ số này khi $\Delta E \rightarrow 0$ gọi là mật độ điện tử có năng lượng E .

$$\text{Ta có: } \rho(E) = \lim_{\Delta E \rightarrow 0} \frac{\Delta n_E}{\Delta E} = \frac{dn_E}{dE} \quad (1)$$

$$\text{Vậy, } dn_E = \rho(E) \cdot dE \quad (2)$$

Do đó, nếu ta biết được hàm số $\rho(E)$ ta có thể suy ra được số điện tử có năng lượng trong khoảng từ E đến $E + dE$ bằng biểu thức (2). Ta thấy rằng $\rho(E)$ chính là số trạng thái năng lượng E đã bị điện tử chiếm. Nếu gọi $n(E)$ là số trạng thái năng lượng có năng lượng E mà điện tử có thể chiếm được. Người ta chứng minh được rằng: tỉ số $\frac{\rho(E)}{n(E)}$ bằng một hàm số $f(E)$, có dạng:

$$f(E) = \frac{\rho(E)}{n(E)} = \frac{1}{1 + e^{\frac{E - E_F}{KT}}}$$

Trong đó, $K = 1,381 \cdot 10^{-23} \text{ J/K}$ (hằng số Boltzman)

$$K = \frac{1,381 \cdot 10^{-23}}{e} = 8,62 \cdot 10^{-5} \text{ (V/K)}$$

E_F năng lượng Fermi, tùy thuộc vào bản chất kim loại.

Mức năng lượng này nằm trong dải cấm.


Ở nhiệt độ rất thấp ($T = 0\text{K}$)

Nếu $E < E_F$, ta có $f(E) = 1$

Nếu $E > E_F$, ta có $f(E) = 0$

Vậy $f(E)$ chính là xác suất để tìm thấy điện tử có năng lượng E ở nhiệt độ T .

Hình sau đây là đồ thị của $f(E)$ theo E khi $T = 0\text{K}$ và khi $T = 2500\text{K}$.



Hình 8

Ta chấp nhận rằng:

$N(E) = \gamma \cdot E^{\frac{1}{2}}$ là hằng số tỉ lệ.

Lúc đó, mật độ điện tử có năng lượng E là:

$$\rho(E) = f(E) \cdot N(E) = \gamma \cdot E^{\frac{1}{2}} \cdot f(E)$$

Hình trên là đồ thị của $\rho(E)$ theo E tương ứng với nhiệt độ $T = 0\text{K}$ và $T = 2500\text{K}$.

Ta thấy rằng hàm $\rho(E)$ biến đổi rất ít theo nhiệt độ và chỉ biến đổi trong vùng cận của năng lượng E_F . Do đó, ở nhiệt độ cao ($T = 2500\text{K}$) có một số rất ít điện tử có năng lượng lớn hơn E_F , hầu hết các điện tử đều có

năng lượng nhỏ hơn E_F . Diện tích giới hạn bởi đường biểu diễn của $f(E)$ và trục E cho ta số điện tử tự do n chứa trong một đơn vị thể tích.

$$n = \int_0^{E_F} \rho(E) \cdot dE = \int_0^{E_F} \gamma \cdot E^{\frac{1}{2}} \cdot dE = \frac{2}{3} \gamma \cdot E_F^{\frac{3}{2}}$$

(Để ý là $f(E)=1$ và $T=00K$)

Từ đây ta suy ra năng lượng Fermi E_F

$$E_F = \frac{3}{2} \cdot \frac{n}{\gamma}^{\frac{2}{3}}$$

Nếu ta dùng đơn vị thể tích là m^3 và đơn vị năng lượng là eV thì có trị số là:

$$= 6,8.1027$$

$$\text{Do đó, } E_F = 3,64.10^{-19} \cdot n^{\frac{2}{3}}$$

Nếu biết được khối lượng riêng của kim loại và số điện tử tự do mà mỗi nguyên tử có thể nhả ra, ta tính được n và từ đó suy ra E_F . Thông thường $E_F < 10\text{eV}$.

Thí dụ, khối lượng riêng của Tungsten là $d = 18,8\text{g/cm}^3$, nguyên tử khối là $A = 184$, biết rằng mỗi nguyên tử cho $v = 2$ điện tử tự do. Tính năng lượng Fermi.

Giải: Khối lượng mỗi cm^3 là d , vậy trong mỗi cm^3 ta có một số nguyên tử khối là d/A . Vậy trong mỗi cm^3 , ta có số nguyên tử thực là:

$$\frac{d}{A} \cdot A_0 \text{ với } A_0 \text{ là số Avogadro } (A_0 = 6,023.1023)$$

Mỗi nguyên tử cho $v = 2$ điện tử tự do, do đó số điện tử tự do trong mỗi m^3 là:

$$n = \frac{d}{A} \cdot A_0 \cdot v \cdot 10^6$$

Với Tungsten, ta có:

$$n = \frac{18,8}{184} \cdot 6,203 \cdot 10^{23} \cdot 2 \cdot 10^6 \approx 1,23 \cdot 10^{29} \text{ điện tử/m}^3$$

$$\Rightarrow E_F = 3,64 \cdot 10^{-19} \cdot 1,23 \cdot 10^{29}^{\frac{2}{3}}$$


$$\Rightarrow E_F \approx 8,95 \text{ eV}$$

CÔNG RA (HÀM CÔNG):

Ta thấy rằng ở nhiệt độ thấp ($T \ll 00\text{K}$), năng lượng tối đa của điện tử là E_F ($E < E_F < E_B$), do đó, không có điện tử nào có năng lượng lớn hơn rào thế năng E_B , nghĩa là không có điện tử nào có thể vượt ra ngoài khối kim loại. Muốn cho điện tử có thể vượt ra ngoài, ta phải cung cấp cho điện tử nhanh nhất một năng lượng là:

$$E_W = E_B - E_F$$

E_W được gọi là công ra của kim loại.



Hình 9

Nếu ta nung nóng khối kim loại tới nhiệt độ $T=2.5000\text{K}$, sẽ có một số điện tử có năng lượng lớn hơn E_B , các điện tử này có thể vượt được ra ngoài kim loại. Người ta chứng minh được rằng, số điện tử vượt qua mỗi đơn vị diện tích trong một đơn vị thời gian là:


$$J_{th} = A_0 T^2 e^{\frac{-E_w}{KT}} \text{ Trong đó, } A_0 = 6,023.1023 \text{ và } K = 1,38.10^{-23} \text{ J/0K}$$

Đây là phương trình Dushman-Richardson.

Người ta dùng phương trình này để đo E_w vì ta có thể đo được dòng điện J_{th} ; dòng điện này chính là dòng điện bão hòa trong một đèn hai cực chân không có tim làm bằng kim loại muốn khảo sát.

ĐIỆN THẾ TIẾP XÚC (TIẾP THẾ):

Xét một nối C giữa hai kim loại I và II. Nếu ta dùng một Volt kế nhạy để đo hiệu điện thế giữa hai đầu của nối (A và B), ta thấy hiệu số điện thế này không triệt tiêu, theo định nghĩa, hiệu điện thế này gọi là tiếp thế. Ta giải thích tiếp thế như sau:



Hình 10

Giả sử kim loại I có công ra E_{w1} nhỏ hơn công ra E_{w2} của kim loại II. Khi ta nối hai kim loại với nhau, điện tử sẽ di chuyển từ (I) sang (II) làm cho có sự tụ tập điện tử bên (II) và có sự xuất hiện các Ion dương bên (I). Cách phân bố điện tích như trên tạo ra một điện trường E_i hướng từ (I) sang (II) làm ngăn trở sự di chuyển của điện tử. Khi E_i đủ mạnh, các điện tử không di chuyển nữa, ta có sự cân bằng nhiệt động học của hệ


thống hai kim loại nối với nhau. Sự hiện hữu của điện trường E_i chứng tỏ có một hiệu điện thế giữa hai kim loại.

Chất bán dẫn điện (Semiconductor)

Tìm hiểu kỹ cấu trúc và đặc điểm của chất bán dẫn điện, chất bán dẫn loại N, chất bán dẫn loại P và chất bán dẫn tổng hợp. Khảo sát ảnh hưởng của nhiệt độ lên chất bán dẫn, từ đó hiểu được cơ chế dẫn điện trong chất bán dẫn.


CHẤT BÁN DẪN ĐIỆN THUẦN HAY NỘI BẨM: (Pure semiconductor or intrinsic semiconductor)

Hầu hết các chất bán dẫn đều có các nguyên tử sắp xếp theo cấu tạo tinh thể. Hai chất bán dẫn được dùng nhiều nhất trong kỹ thuật chế tạo linh kiện điện tử là Silicon và Germanium. Mỗi nguyên tử của hai chất này đều có 4 điện tử ở ngoài cùng kết hợp với 4 điện tử của 4 nguyên tử kế cận tạo thành 4 liên kết hóa trị. Vì vậy tinh thể Ge và Si ở nhiệt độ thấp là các chất cách điện.



Hình 1: Tinh thể chất bán dẫn ở nhiệt độ thấp ($T = 0^0\text{K}$)

Nếu ta tăng nhiệt độ tinh thể, nhiệt năng sẽ làm tăng năng lượng một số điện tử và làm gãy một số nối hóa trị. Các điện tử ở các nối bị gãy rời xa nhau và có thể di chuyển dễ dàng trong mạng tinh thể dưới tác dụng của điện trường. Tại các nối hóa trị bị gãy ta có các lỗ trống (hole). Về phương diện năng lượng, ta có thể nói rằng nhiệt năng làm tăng năng lượng các điện tử trong dải hóa trị.



Hình 2: Tinh thể chất bán dẫn ở nhiệt độ cao ($T = 300^{\circ}\text{K}$)

Khi năng lượng này lớn hơn năng lượng của dải cấm ($0,7\text{eV}$ đối với Ge và $1,12\text{eV}$ đối với Si), điện tử có thể vượt dải cấm vào dải dẫn điện và chứa lại những lỗ trống (trạng thái năng lượng trống) trong dải hóa trị). Ta nhận thấy số điện tử trong dải dẫn điện bằng số lỗ trống trong dải hóa trị.

Nếu ta gọi n là mật độ điện tử có năng lượng trong dải dẫn điện và p là mật độ lỗ trống có năng lượng trong dải hóa trị. Ta có: $n = p = n_i$

Người ta chứng minh được rằng:


$$n_i^2 = A_0 \cdot T^3 \cdot \exp(-E_G/KT)$$

Trong đó: A_0 : Số Avogadro = $6,023 \cdot 10^{23}$

T : Nhiệt độ tuyệt đối (Độ Kelvin)

K : Hằng số Boltzman = $8,62 \cdot 10^{-5} \text{ eV/}^{\circ}\text{K}$

E_G : Chiều cao của dải cấm.




Hình 3

Ta gọi chất bán dẫn có tính chất $n=p$ là chất bán dẫn nội bầm hay chất bán dẫn thuần. Thông thường người ta gặp nhiều khó khăn để chế tạo chất bán dẫn loại này.


CHẤT BÁN DẪN NGOẠI LAI HAY CÓ CHẤT PHA: (Doped/Extrinsic Semiconductor)

Chất bán dẫn loại N: (N - type semiconductor)

Giả sử ta pha vào Si thuần những nguyên tử thuộc nhóm V của bảng phân loại tuần hoàn như As (Arsenic), Photpho (p), Antimony (Sb). Bán kính nguyên tử của As gần bằng bán kính nguyên tử của Si nên có thể thay thế một nguyên tử Si trong mạng tinh thể. Bốn điện tử của As kết hợp với 4 điện tử của Si lân cận tạo thành 4 nối hóa trị, Còn dư lại một điện tử của As. Ở nhiệt độ thấp, tất cả các điện tử của các nối hóa trị đều có năng lượng trong dải hóa trị, trừ những điện tử thừa của As không tạo nối hóa trị có năng lượng ED nằm trong dải cấm và cách dãy dẫn điện một khoảng năng lượng nhỏ chừng 0,05eV.



Giả sử ta tăng nhiệt độ của tinh thể, một số nối hóa trị bị gãy, ta có những lỗ trống trong dải hóa trị và những điện tử trong dải dẫn điện giống như trong trường hợp của các chất bán dẫn thuần. Ngoài ra, các điện tử của As có năng lượng ED cũng nhận nhiệt năng để trở thành những điện tử có năng lượng trong dải dẫn điện. Vì thế ta có thể coi như hầu hết các nguyên tử As đều bị Ion hóa (vì khoảng năng lượng giữa ED và dải dẫn điện rất nhỏ), nghĩa là tất cả các điện tử lúc đầu có năng lượng ED đều được tăng năng lượng để trở thành điện tử tự do.



Nếu ta gọi ND là mật độ những nguyên tử As pha vào (còn gọi là những nguyên tử cho donor atom).

Ta có: $n = p + ND$

V₀: mật độ điện tử trong dải dẫn điện.

P: mật độ lỗ trống trong dải hóa trị.


Người ta cũng chứng minh được: $n \cdot p = n_i^2$ ($n < p$)

n_i : mật độ điện tử hoặc lỗ trống trong chất bán dẫn thuần trước khi pha.

Chất bán dẫn như trên có số điện tử trong dải dẫn điện nhiều hơn số lỗ trống trong dải hóa trị gọi là chất bán dẫn loại N.


Chất bán dẫn loại P:

Thay vì pha vào Si thuần một nguyên tố thuộc nhóm V, ta pha vào những nguyên tố thuộc nhóm III như Indium (In), Gallium (Ga), nhôm (Al),... Bán kính nguyên tử In gần bằng bán kính nguyên tử Si nên nó có thể thay thế một nguyên tử Si trong mạng tinh thể. Ba điện tử của nguyên tử In kết hợp với ba điện tử của ba nguyên tử Si kế cận tạo thành 3 nối hóa trị, còn một điện tử của Si có năng lượng trong dải hóa trị không tạo một nối với Indium. Giữa In và Si này ta có một trạng thái năng lượng trống có năng lượng EA nằm trong dải cấm và cách dải hóa trị một khoảng năng lượng nhỏ chừng 0,08eV.



Hình 6 Tinh thể chất bán dẫn ở nhiệt độ cao ($T = 300^{\circ}\text{K}$)

Ở nhiệt độ thấp ($T=0^{\circ}\text{K}$), tất cả các điện tử đều có năng lượng trong dải hóa trị. Nếu ta tăng nhiệt độ của tinh thể sẽ có một số điện tử trong dải hóa trị nhận năng lượng và vượt dải cấm vào dải dẫn điện, đồng thời cũng có những điện tử vượt dải cấm lên chiếm chỗ những lỗ trống có năng lượng EA.



Hình 7

Nếu ta gọi NA là mật độ những nguyên tử In pha vào (còn được gọi là nguyên tử nhận), ta cũng có:

$$p = n + N_A$$

p: mật độ lỗ trống trong dải hóa trị.

n: mật độ điện tử trong dải dẫn điện.

Người ta cũng chứng minh được:

$$n.p = n_i^2 \quad (p > n)$$


n_i là mật độ điện tử hoặc lỗ trống trong chất bán dẫn thuần trước khi pha.

Chất bán dẫn như trên có số lỗ trống trong dải hóa trị nhiều hơn số điện tử trong dải dẫn điện được gọi là chất bán dẫn loại P.

Như vậy, trong chất bán dẫn loại p, hạt tải điện đa số là lỗ trống và hạt tải điện thiểu số là điện tử.

Chất bán dẫn hỗn hợp:

Ta cũng có thể pha vào Si thuần những nguyên tử cho và những nguyên tử nhận để có chất bán dẫn hỗn hợp. Hình sau là sơ đồ năng lượng của chất bán dẫn hỗn hợp.



Hình 8

Trong trường hợp chất bán dẫn hỗn hợp, ta có:

$$n + N_A = p + N_D$$



$$n \cdot p = n_i^2$$

Nếu $N_D > N_A \Rightarrow n > p$, ta có chất bán dẫn hỗn hợp loại N.



Nếu $N_D < N_A \Rightarrow n < p$, ta có chất bán dẫn hỗn hợp loại P.

DẪN SUẤT CỦA CHẤT BÁN DẪN:

Dưới tác dụng của điện trường, những điện tử có năng lượng trong dải dẫn điện di chuyển tạo nên dòng điện I_n , nhưng cũng có những điện tử di chuyển từ một nối hóa trị bị gãy đến chiếm chỗ trống của một nối hóa trị đã bị gãy. Những điện tử này cũng tạo ra một dòng điện tương đương với dòng điện do lỗ trống mang điện tích dương di chuyển ngược chiều, ta gọi dòng điện này là I_p . Hình sau đây mô tả sự di chuyển của điện tử (hay lỗ trống) trong dải hóa trị ở nhiệt độ cao.




Hình 9



Hình 10

Vậy ta có thể coi như dòng điện trong chất bán dẫn là sự hợp thành của dòng điện do những điện tử trong dải dẫn điện (đa số đối với chất bán dẫn loại N và thiếu số đối với chất bán dẫn loại P) và những lỗ trống trong dải hóa trị (đa số đối với chất bán dẫn loại P và thiếu số đối với chất bán dẫn loại N).



Hình 11

Tương ứng với những dòng điện này, ta có những mật độ dòng điện J , J_n , J_p sao cho: $J = J_n + J_p$

Ta đã chứng minh được trong kim loại:

$$J = n \cdot e \cdot v = n \cdot e \cdot E$$

Tương tự, trong chất bán dẫn, ta cũng có:

$J_n = n \cdot e \cdot v_n = n \cdot e \cdot E$ (Mật độ dòng điện trôi của điện tử, n là độ linh động của điện tử, n là mật độ điện tử trong dải dẫn điện)

$J_p = p \cdot e \cdot v_p = p \cdot e \cdot E$ (Mật độ dòng điện trôi của lỗ trống, p là độ linh động của lỗ trống, p là mật độ lỗ trống trong dải hóa trị)

Như vậy: $J = e \cdot (n \cdot v_n + p \cdot v_p) \cdot E$

Theo định luật Ohm, ta có:

$$J = \sigma \cdot E$$

$\Rightarrow \sigma = e \cdot (n \cdot v_n + p \cdot v_p)$ được gọi là dẫn suất của chất bán dẫn.

Trong chất bán dẫn loại N, ta có $n \gg p$ nên $n = n_e$


Trong chất bán dẫn loại P, ta có $p \gg n$ nên $p = p_e$

CƠ CHẾ DẪN ĐIỆN TRONG CHẤT BÁN DẪN:

Dưới tác dụng của điện trường, các điện tử và lỗ trống di chuyển với vận tốc trung bình $v_n = n_e E$ và $v_p = p_e E$.

Số điện tử và lỗ trống di chuyển thay đổi theo mỗi thời điểm, vì tại mỗi thời điểm có một số điện tử và lỗ trống được sinh ra dưới tác dụng của nhiệt năng. Số điện tử sinh ra trong mỗi đơn vị thời gian gọi là tốc độ sinh tạo g . Những điện tử này có đời sống trung bình τ_n vì trong khi di chuyển điện tử có thể gặp một lỗ trống có cùng năng lượng và tái hợp với lỗ trống này. Nếu gọi n là mật độ điện tử, trong một đơn vị thời gian số điện tử bị mất đi vì sự tái hợp là n/τ_n . Ngoài ra, trong chất bán dẫn, sự phân bố của mật độ điện tử và lỗ trống có thể không đều, do đó có sự khuếch tán của điện tử từ vùng có nhiều điện tử sang vùng có ít điện tử.

Xét một mẫu bán dẫn không đều có mật độ điện tử được phân bố như hình vẽ. Tại một điểm M trên tiết diện A, số điện tử đi ngang qua tiết diện này (do sự khuếch tán) tỉ lệ với dn/dx , với diện tích của điện tử và với tiết diện A.



Hình 12

Dòng điện khuếch tán của điện tử đi qua A là: $I_{n_{kt}} = D_n \cdot e \cdot \frac{dn}{dx} A < 0$

D_n được gọi là hằng số khuếch tán của điện tử.

Suy ra mật độ dòng điện khuếch tán của điện tử là:

$$J_{n_{kt}} = e \cdot D_n \cdot \frac{dn}{dx}$$

Tương tự, trong một giây có $\frac{p}{\tau_p}$ lỗ trống bị mất đi, với p là mật độ lỗ trống và τ_p là đời sống trung bình của lỗ trống.

Dòng điện khuếch tán của lỗ trống trong mẫu bán dẫn trên là:

$$J_{p_{kt}} = -D_p \cdot e \cdot \frac{dp}{dx} \cdot A > 0$$

Và mật độ dòng điện khuếch tán của lỗ trống là:

$$J_{p_{kt}} = e \cdot D_p \cdot \frac{dp}{dx}$$

Người ta chứng minh được rằng:

$$\frac{D_p}{\mu_p} = \frac{D_n}{\mu_n} = \frac{KT}{e} = V_T = \frac{T}{11.600}$$

Với: K là hằng số Boltzman = 1,382.10⁻²³J/0K

T là nhiệt độ tuyệt đối.

Hệ thức này được gọi là hệ thức Einstein.

Ở nhiệt độ bình thường (3000K): $V_T = 0,026V = 26mV$


PHƯƠNG TRÌNH LIÊN TỤC:

Xét một hình hộp có tiết diện A, chiều dài dx đặt trong một mẫu bán dẫn có dòng điện lỗ trống I_p đi qua. Tại một điểm có hoành độ x, cường độ dòng điện là I_p . Tại mặt có hoành độ là x+dx, cường độ dòng điện là $I_p + dI_p$. Gọi P là mật độ lỗ trống trong hình hộp, τ_p là đời sống trung bình của lỗ trống. Trong mỗi giây có $\frac{p}{\tau_p}$ lỗ trống bị mất đi do sự tái hợp. Vậy mỗi giây, điện tích bên trong hộp giảm đi một lượng là:

$$G_1 = e.A.dx.\frac{p}{\tau_p} \text{ (do tái hợp)}$$

Đồng thời điện tích trong hộp cũng mất đi một lượng:

$$G_2 = dI_p \text{ (do khuếch tán).}$$



Hình 13

Gọi g là mật độ lỗ trống được sinh ra do tác dụng nhiệt, trong mỗi giây, điện tích trong hộp tăng lên một lượng là:

$$T_1 = e.A.dx.g$$

Vậy điện tích trong hộp đã biến thiên một lượng là:

$$T_1 - (G_1 + G_2) = e.A.dx.g - e.A.dx.\frac{p}{\tau_p} - dI_p$$

$$\text{Độ biến thiên đó bằng: } e.A.dx.\frac{dp}{dt}$$

Vậy ta có phương trình:

$$\frac{dp}{dt} = g - \frac{p}{\tau_p} - \frac{dI_p}{dx} \cdot \frac{1}{e.A} \quad (1)$$

Nếu mẫu bán dẫn ở trạng thái cân bằng nhiệt và không có dòng điện đi qua, ta có:

$$\frac{dp}{dt} = 0; dI_p = 0; P = P_0 = \text{hằng số}$$

Phương trình (1) cho ta:

$$0 = g - \frac{p}{\tau_p} \Rightarrow g = \frac{P_0}{\tau_p}$$

Với P_0 là mật độ lỗ trống ở trạng thái cân bằng nhiệt. Thay trị số của g vào phương trình (1) và để ý rằng p và I_p vẫn tùy thuộc vào thời gian và khoảng cách x , phương trình (1) trở thành:


$$\frac{\partial p}{\partial t} = -\frac{p-p_0}{\tau_p} - \frac{\partial I_p}{\partial x} \cdot \frac{1}{eA} \quad (2)$$

Gọi là phương trình liên tục.

Tương tự với dòng điện tử I_n , ta có:

$$\frac{\partial n}{\partial t} = -\frac{n-n_0}{\tau_n} - \frac{\partial I_n}{\partial x} \cdot \frac{1}{eA} \quad (3)$$

TD: ta giải phương trình liên tục trong trường hợp p không phụ thuộc vào thời gian và dòng điện I_p là dòng điện khuếch tán của lỗ trống.



Hình 14

Ta có: $\frac{dp}{dt} = 0$ và $I_p = -D_p \cdot eA \cdot \frac{dp}{dx}$

Do đó, $\frac{dI_p}{dx} = -D_p \cdot eA \cdot \frac{d^2p}{dx^2}$

Phương trình (2) trở thành:

$$\frac{d^2 p}{dx^2} = \frac{P-P_0}{D_p \cdot \tau_p} = \frac{P-P_0}{L_p^2}$$

Trong đó, ta đặt $L_p = \sqrt{D_p \cdot \tau_p}$

Nghiệm số của phương trình (4) là:

$$P - P_0 = A_1 \cdot e^{\frac{x}{L_p}} + A_2 \cdot e^{-\frac{x}{L_p}}$$

Vì mật độ lỗ trống không thể tăng khi x tăng nên $A_1 = 0$


Do đó: $P - P_0 = A_2 \cdot e^{-\frac{x}{L_p}}$ tại $x = x_0$.

Mật độ lỗ trống là $p(x_0)$,

$$\text{Do đó: } P(x_0) - P_0 = A_2 \cdot e^{-\frac{x}{L_p}}$$

Suy ra, nghiệm của phương trình (4) là:

$$P(x) - P_0 = [P(x_0) - P_0] \cdot e^{-\frac{x-x_0}{L_p}}$$




Hình 15

Nối P-N và Diode (P-N junction và Diot)

+ Cung cấp cho sinh viên kiến thức tương đối đầy đủ về cơ chế hoạt động của một nối P-N khi hình thành và khi được phân cực. + Khảo sát việc thiết lập công thức liên quan giữa dòng điện và hiệu điện thế ngang qua một nối P-N khi được phân cực. + Tìm hiểu về ảnh hưởng của nhiệt độ lên hoạt động của một nối P-N cũng như sự hình thành các điện dung của mỗi nối.

CẤU TẠO CỦA NỐI P-N:

Hình sau đây mô tả một nối P-N phẳng chế tạo bằng kỹ thuật Epitaxi.




Hình 1

Trước tiên, người ta dùng một thân Si-n+ (nghĩa là pha khá nhiều nguyên tử cho). Trên thân này, người ta phủ một lớp cách điện SiO_2 và một lớp verni nhạy sáng. Xong người ta đặt lên lớp verni một mặt nạ có lỗ trống rồi dùng một bức xạ để chiếu lên mặt nạ, vùng verni bị chiếu có thể rửa được bằng một loại acid và chừa ra một phần Si-n+, phần còn lại vẫn được phủ verni. Xuyên qua phần không phủ verni, người ta cho khuếch tán những nguyên tử nhận vào thân Si-n+ để biến một vùng của thân này thành Si-p. Sau cùng, người ta phủ kim loại lên các vùng p và n+ và hàn

dây nối ra ngoài. Ta được một nối P-N có mặt nối giữa vùng p và n+ thẳng.

Khi nối PN được thành lập, các lỗ trống trong vùng P khuếch tán sang vùng N và ngược lại, các điện tử trong vùng N khuếch tán sang vùng P. Trong khi di chuyển, các điện tử và lỗ trống có thể tái hợp với nhau. Do đó, có sự xuất hiện của một vùng ở hai bên mỗi nối trong đó chỉ có những ion âm của những nguyên tử nhận trong vùng P và những ion dương của nguyên tử cho trong vùng N. các ion dương và âm này tạo ra một điện trường E_j chống lại sự khuếch tán của các hạt điện, nghĩa là điện trường E_i sẽ tạo ra một dòng điện trôi ngược chiều với dòng điện khuếch tán sao cho dòng điện trung bình tổng hợp triệt tiêu. Lúc đó, ta có trạng thái cân bằng nhiệt. Trên phương diện thống kê, ta có thể coi vùng có những ion cố định là vùng không có hạt điện di chuyển (không có điện tử tự do ở vùng N và lỗ trống ở vùng P). Ta gọi vùng này là vùng khiếm khuyết hay vùng hiếm (Depletion region). Tương ứng với điện trường E_i , ta có một điện thế V_0 ở hai bên mặt nối, V_0 được gọi là rào điện thế.



Hình 2

Tính V_0 : ta để ý đến dòng điện khuếch tán của lỗ trống:

$$J_{\text{pkt}} = -e \cdot D_p \cdot \frac{dp}{dx} > 0$$

và dòng điện trôi của lỗ trống:

$$J_{\text{ptr}} = e \cdot p \cdot \mu_p \cdot E_i < 0$$

Khi cân bằng, ta có:

$$J_{\text{pkt}} + J_{\text{ptr}} = 0$$

$$\text{Hay là: } e \cdot D_p \cdot \frac{dp}{dx} = e \cdot p \cdot \mu_p \cdot E_i$$

$$\Rightarrow \frac{D_p}{\mu_p} \cdot \frac{dp}{p} = E_i \cdot dx$$

$$\text{Mà } \frac{D_p}{\mu_p} = V_T = \frac{KT}{e}$$

$$\text{Và } E_i = \frac{-dV}{dx}$$

$$\text{Do đó: } dV = -V_T \cdot \frac{dp}{p}$$

Lấy tích phân 2 vế từ x_1 đến x_2 và để ý rằng tại x_1 điện thế được chọn là 0 volt, mật độ lỗ trống là mật độ P_{p0} ở vùng P lúc cân bằng. Tại x_2 , điện thế là V_0 và mật độ lỗ trống là P_{n0} ở vùng N lúc cân bằng.

$$\int_0^{V_0} -dV = V_T \int_{P_{p0}}^{P_{n0}} \frac{dp}{p}$$

$$\text{Mà: } P_{n0} \approx \frac{n_i^2}{N_D} \text{ và } P_{p0} \approx N_A$$

$$\text{Nên: } V_0 = V_T \log \frac{P_{p0}}{P_{n0}}$$

$$\text{Hoặc: } V_0 = \frac{KT}{e} \log \frac{N_D N_A}{n_i^2}$$

Tương tự như trên, ta cũng có thể tìm V_0 từ dòng điện khuếch tán của điện tử và dòng điện trôi của điện tử.

$$e.D_n \frac{dn}{dx} + e.n.\mu_n.E_i = 0$$

Thông thường $V_0 \approx 0,7\text{ volt}$ nếu nối P-N là Si

$V_0 \approx 0,3\text{ volt}$ nếu nối P-N là Ge



Với các hợp chất của Gallium như GaAs (Gallium Arsenide), GaP (Gallium Phospho), GaAsP (Gallium Arsenide Phospho), V_0 thay đổi từ 1,2 volt đến 1,8 volt. Thường người ta lấy trị trung bình là 1,6 volt.

DÒNG ĐIỆN TRONG NỐI P-N KHI ĐƯỢC PHÂN CỰC:

Ta có thể phân cực nối P-N theo hai cách:

- Tác dụng một hiệu điện thế giữa hai cực của nối sao cho điện thế vùng P lớn hơn vùng N một trị số V. Trường hợp này ta nói nối P-N được phân cực thuận (Forward Bias).
- Nếu điện thế vùng N lớn hơn điện thế vùng P, ta nói nối P-N được phân cực nghịch (Reverse Bias).

Nối P-N được phân cực thuận:



Hình 3

Khi chưa được phân cực, ngang mỗi nối ta có một rào điện thế V_0 . Khi phân cực thuận bằng hiệu điện thế V thì rào điện thế giảm một lượng V và trở thành $V_B = V_0 - V$, do đó nối P-N mất thẳng bằng. Lỗ trống khuếch tán từ vùng P sang vùng N tạo ra dòng điện I_p . Điện tử khuếch tán từ vùng N sang vùng P tạo ra dòng điện I_n . Dòng điện I qua nối P-N là :

$$I = I_p + I_n$$

Dòng điện I không phụ thuộc vào thời gian và vị trí của tiết diện A vì ta có một trạng thái thường xuyên nhưng dòng điện I_n và I_p phụ thuộc vào vị trí của tiết diện.

Trong vùng P xa vùng hiếm, lỗ trống trôi dưới tác dụng của điện trường tạo nên dòng J_{pp} . Khi các lỗ trống này đến gần vùng hiếm, một số bị tái hợp với các điện tử từ vùng N khuếch tán sang. Vì vùng hiếm rất mỏng và không có điện tử nên trong vùng này các lỗ trống khuếch tán thẳng ngang qua mà không bị mất và tiếp tục khuếch tán sang vùng N nhưng bị mất lần vì có sự tái hợp với các điện tử trong vùng này.

Tương tự, sự khuếch tán của điện tử từ vùng N sang vùng P cũng tuân theo qui chế trên. Ta để ý là các đồ thị nhận một trục đối xứng vì tổng số các dòng điện lỗ trống và dòng điện tử phải bằng một hằng số.

Ta có: $J_{pp}(x_1) = J_{pn}(x_2)$

$J_{np}(x_1) = J_{nn}(x_2)$

Dòng điện J tại một tiết diện bất kỳ là hằng số. Vậy tại x_1 hoặc x_2 ta có:

$$J = J_{pp}(x_1) + J_{np}(x_1) = J_{pn}(x_2) + J_{nn}(x_2)$$

Dòng điện J_{pn} là dòng khuếch tán các lỗ trống, nên có trị số tại tiết diện x là:

$$J_{pn}(x) = -e \cdot D_p \cdot \frac{dP_n(x)}{dx}$$

Trong đó, $P_n(x)$ là mật độ lỗ trống trong vùng N tại điểm x. Ta tính $P_n(x)$

Ta dùng phương trình liên tục:

$$\frac{\partial P_n}{\partial t} = -\frac{P_n - P_{n0}}{\tau_p} - \frac{\partial I_p}{\partial x} \cdot \frac{1}{e \cdot A}$$

Vì dòng điện J_{pn} không phụ thuộc vào thời gian nên phương trình trở thành:

$$\frac{d^2 P_n}{dx^2} = \frac{P_n - P_{n0}}{L_p^2} \text{ Trong đó } L_p = \sqrt{D_p \cdot \tau_p}$$

Và có nghiệm số là: $P_n(x) - P_{n_0} = [P_n(x_2) - P_{n_0}] \cdot e^{-\frac{x-x_2}{L_p}}$

$$\text{Suy ra, } J_{pn}(x_2) = -e \cdot D_p \frac{dP_n}{dx} \Big|_{x=x_2} = \frac{e \cdot D_p}{L_p} [P_n(x_2) - P_{n_0}]$$

Ta chấp nhận khi có dòng điện qua mối nối, ta vẫn có biểu thức:
 $dv = -V_T \frac{dp}{p}$ như trong trường hợp nối cân bằng.

Lấy tích phân hai vế từ x_1 đến x_2 ta được:

$$\int_0^{V_B} dv = -V_T \int_{p_p(x_1) \approx p_{p_0}}^{p_n(x_2)} \frac{dp}{p}$$

Ta được:

$$\text{Mà: } V_B = V_0 - V = V_T \log \frac{P_{p_0}}{P_{n_0}} - V$$

$$\text{Suy ra: } V = V_T \log \frac{P_n(x_2)}{P_{n_0}}$$

$$\text{Nên: } P_n(x_2) = P_{n_0} \cdot e^{\frac{V}{V_T}}$$

$$\text{Do đó: } J_{pn}(x_2) = e \cdot D_p \cdot \frac{1}{L_p} [P(x_2) - P_{n_0}]$$

$$J_{pn}(x_2) = e \cdot \frac{D_p}{L_p} \cdot P_{n_0} \cdot \left[e^{\frac{V}{V_T}} - 1 \right]$$

Tương tự, ta có:

$$J_{np}(x_1) = e \cdot D_n \cdot \frac{1}{L_n} [n_p(x_1) - n_{p_0}] \quad J_{np}(x_1) = e \cdot \frac{D_n}{L_n} \cdot n_{p_0} \left[e^{\frac{V}{V_T}} - 1 \right]$$

Suy ra, mật độ dòng điện J trong mối nối P-N là:

$$J = J_{pn}(x_2) + J_{np}(x_1)$$

$$J = e \left[\frac{D_P}{L_P} \cdot p_{no} + \frac{D_n}{L_n} \cdot n_{po} \right] \cdot \left[e^{\frac{V}{V_T}} - 1 \right]$$

Như vậy, dòng điện qua mỗi nối P-N là:

$$I = A \cdot e \left[\frac{D_P}{L_P} \cdot p_{no} + \frac{D_n}{L_n} \cdot n_{po} \right] \cdot \left[e^{\frac{V}{V_T}} - 1 \right]$$

$$\text{Đặt: } I_0 = A \cdot e \cdot \left[\frac{D_P}{L_P} \cdot p_{no} + \frac{D_n}{L_n} \cdot n_{po} \right]$$

$$\text{Ta được: } I = I_0 \left[e^{\frac{V}{V_T}} - 1 \right]$$

Phương trình này được gọi là phương trình Schockley

$$\text{Trong đó: } V_T = \frac{kT}{e} = \frac{D_p}{\mu p} = \frac{D_n}{\mu n}$$

Với $k = 1,381 \cdot 10^{-23} \text{ J/K}$ là hằng số Boltzman

$e = -1,602 \cdot 10^{-19} \text{ coulomb}$, là điện tích của electron

T là nhiệt độ tuyệt đối.

Ở nhiệt độ bình thường, $T=2730K$, $V_T=0,026 \text{ volt}$. Khi mỗi nối chuyển vận bình thường, V thay đổi từ 0,3 V đến 0,7 V tùy theo mỗi là Ge hay Si, $\frac{V}{V_T} > 10 \Rightarrow e^{\frac{V}{V_T}} \gg 1$

$$\text{Vậy, } I \approx I_0 \cdot e^{\frac{V}{V_T}}$$


Ghi chú: Công thức trên chỉ đúng trong trường hợp dòng điện qua mỗi nối khá lớn (vùng đặc tuyến V-I thẳng, xem phần sau); với dòng điện I tương đối nhỏ (vài mA trở xuống), người ta chứng minh được dòng điện qua mỗi nối là:

$$I = I_0 \left[e^{\frac{V}{\eta V_T}} - 1 \right]$$

Với $\gamma = 1$ khi mỗi nối là Ge

$\gamma = 2$ khi mỗi nối là Si

Nối P-N khi được phân cực nghịch:



Hình 4

Khi nối P-N được phân cực nghịch, rào điện thế tăng một lượng V . Lỗ trống và điện tử không thể khuếch tán ngang qua mối nối. Tuy nhiên, dưới tác dụng của nhiệt, một số ít điện tử và lỗ trống được sinh ra trong vùng hiếm tạo ra một dòng điện có chiều từ vùng N sang vùng P. Vì điện tử và lỗ trống sinh ra ít nên dòng điện ngược rất nhỏ, thường chừng vài chục μA hay nhỏ hơn. Để ý là dòng điện ngược này là một hàm số của nhiệt độ.

Người ta cũng chứng minh được trong trường hợp nối P-N phân cực nghịch với hiệu điện thế $V < 0$, dòng điện qua nối là:


$$I = I_0 \left[e^{\frac{V}{\eta V_T}} - 1 \right]$$

I_0 cũng có trị số:

$$I_0 = A.e. \left[\frac{D_P}{L_P} \cdot p_{no} + \frac{D_n}{L_n} \cdot n_{po} \right]$$

Thông thường, $e^{\frac{V}{\eta V_T}} \ll 1$ nên $I \approx I_0$

Thí dụ: Xem mạch sau đây



D1 và D2 là 2 nối P-N Si. Tìm điện thế V_1 và V_2 xuyên qua nối.

Giải: Dòng điện qua 2 nối P-N là như nhau. Chú ý là dòng điện qua D2 là dòng thuận và dòng qua D1 là dòng nghịch.

Vậy: $I = I_0 \left[e^{\frac{V}{\eta V_T}} - 1 \right] = I_0$ với $I = 2$ và $V_T = 0,026V$

$$\Rightarrow e^{\frac{V_2}{0,052}} = 2$$

$$\Rightarrow V_2 = 0,693 \cdot 0,052 = 0,036(V)$$


Do đó, điện thế ngang qua nối phân cực nghịch là:

$$V_1 = 5 - V_2 = 5 - 0,036 = 4,964 (V)$$

I_0 là dòng điện bão hòa ngược. Dòng điện trong nối P-N có thể diễn tả bằng đồ thị sau đây, được gọi là đặc tuyến V-I của nối P-N.

Khi hiệu thế phân cực thuận còn nhỏ, dòng điện I tăng chậm. Khi hiệu thế phân cực thuận đủ lớn, dòng điện I tăng nhanh trong lúc hiệu điện thế hai đầu mỗi nối tăng rất ít.

Khi hiệu thế phân cực nghịch còn nhỏ, chỉ có 1 dòng điện rỉ I_0 chạy qua. Khi hiệu điện thế phân cực nghịch đủ lớn, những hạt tải điện sinh ra dưới tác dụng của nhiệt được điện trường trong vùng hiểm tăng vận tốc và có đủ năng lượng rút nhiều điện tử khác từ các nối hóa trị. Cơ chế này cứ chồng chất, sau cùng ta có một dòng điện ngược rất lớn, ta nói nối P-N ở trung vùng phá hủy theo hiện tượng tuyết đổ (avalanche).



Hình 6


ẢNH HƯỞNG CỦA NHIỆT ĐỘ LÊN NỐI P-N:

1. Dòng điện bão hòa ngược I_0 tùy thuộc vào nồng độ chất pha, diện tích mỗi nối và nhất là nhiệt độ.

Thông thường ta thấy rằng I_0 sẽ tăng lên gấp đôi khi nhiệt độ mỗi nối tăng lên 100°C

$$I_0(t^\circ\text{C}) = I_0(25^\circ\text{C}) \cdot 2^{\frac{t-25}{10}} \text{ với } t \text{ là nhiệt độ } (^\circ\text{C})$$

Hình sau đây mô tả sự biến thiên của dòng điện bão hòa ngược theo nhiệt độ.



Hình 7

Thí dụ: 1N914B là diode Si chuyển mạch nhanh có dòng bão hòa ngược $I_0 = 25\text{nA}$ ở 25°C . Tìm I_0 ở 100°C .

$$\text{Áp dụng: } I_0(t^\circ\text{C}) = I_0(25^\circ\text{C}) \cdot 2^{\frac{t-25}{10}}$$

$$= 25\text{nA} \cdot \frac{2^{100-25}}{10}$$


$$= 25\text{nA} \cdot 181$$

$$\Rightarrow I_0(100^\circ\text{C}) = 4,525\mu\text{A}$$

2. Tính chất của nối P-N khi phân cực thuận cũng thay đổi theo nhiệt độ.

Khi nhiệt độ của nối P-N tăng, điện thế thêm của mỗi nối giảm (nối dễ dẫn điện hơn). Người ta thấy rằng, khi nhiệt độ tăng lên 10°C điện thế thêm giảm $1,8\text{mV}$ ở diode Si và giảm $2,02\text{mV}$ ở diode Ge. Một cách tổng quát có thể coi như điện thế thêm giảm 2mV khi nhiệt độ tăng lên 10°C .

$$\frac{\Delta V_D}{\Delta t} = -2\text{mV}/^{\circ}\text{C}$$



Hình 8

3. Nhiệt độ của nối P-N cũng quyết định điện thế sụt đổ. Nếu nhiệt độ tăng lên đến một trị nào đó thì điện thế sụt đổ sẽ giảm xuống rất nhỏ và mỗi nối P-N không còn sử dụng được nữa. Nhiệt độ này là 1500C đối với Si và 850C đối với Ge.


NỘI TRỞ CỦA NỐI P-N.

Người ta thường chú ý đến hai loại nội trở của nối P-N

Nội trở tĩnh: (Static resistance).

Nội trở tĩnh là điện trở nội của nối P-N trong mạch điện một chiều.

Người ta định nghĩa điện trở một chiều ở một điểm phân cực là tỉ số V/I ở điểm đó.



Hình 9


Nội trở của nối tại điểm Q là:

$$R_D = \frac{V}{I}$$

Khi nối P-N phân cực thuận càng mạnh, dòng điện I càng lớn trong lúc điện thế V gần như không đổi nên nội trở càng nhỏ.

Nội trở động của nối P-N: (Dynamic Resistance)

Giả sử dòng điện ngang qua nối P-N là IQ tương ứng với một điện thế phân cực thuận VQ.



Hình 10

Khi V biến thiên một lượng ΔV từ trị số V_Q thì I cũng biến thiên một lượng tương ứng ΔI từ trị số I_Q . Tỷ số $\frac{\Delta I}{\Delta V}$ bằng với độ dốc của tiếp

tuyến tại điểm Q với đặc tuyến của nối P-N.

Đặt: $\frac{\Delta I}{\Delta V} = \frac{1}{r_d}$; rd được gọi là điện trở động của nối P-N khi phân cực thuận.

Với tín hiệu u nhỏ, ta có:

$$r_d = \frac{\Delta V}{\Delta I} = \frac{dV}{dI} \big|_Q$$

$$\text{Với } I = I_0 \cdot \left[e^{\frac{V}{\eta V_T}} - 1 \right]$$

Suy ra:

$$\frac{dI}{dV} = I_0 \left[\frac{1}{\eta V_T} \cdot e^{\frac{V}{\eta V_T}} \right]$$

Ngoài ra,

$$I = I_0 \cdot \left[e^{\frac{V}{\eta V_T}} - 1 \right] = I_0 \cdot e^{\frac{V}{\eta V_T}} - I_0$$

$$\text{Hay } I + I_0 = I_0 \cdot e^{\frac{V}{\eta V_T}}$$

$$\text{Do đó, } \frac{dI}{dV} = \frac{I + I_0}{\eta V_T}$$

Và điện trở động là:

$$r_d = \frac{dI}{dV} = \frac{\eta V_T}{I + I_0}$$

Thông thường, $I \gg I_0$ nên $r_d = \frac{\eta V_T}{I}$


Ở nhiệt độ bình thường (250C), $V_T = 26\text{mV}$, điện trở động là:

$$r_d = \frac{\eta \cdot 26\text{mV}}{I(\text{mA})}$$

Với dòng điện I khá lớn, $\beta \approx 1$, điện trở động r_d có thể được tính theo công thức:

$$r_d = \frac{26\text{mV}}{I(\text{mA})}$$

Ở nhiệt độ bình thường, nếu $I_Q = 100\text{mA}$ thì $r_d = 0,26$. Trong một nối P-N thực, vì có tiếp trở giữa các mối nối, điện trở giữa hai vùng bán dẫn P và N nên điện trở động thực sự lớn hơn nhiều so với trị số tính được, thông thường khoảng vài chục .



Hình 11

Đây cũng chính là kiểu mẫu của Diode với tín hiệu nhỏ. Người ta cũng định nghĩa điện trở động khi phân cực nghịch

$$r_r = \left. \frac{dV}{dI} \right|_Q$$

Vì độ dốc của tiếp tuyến tại Q khi nối P-N phân cực nghịch rất nhỏ nên điện trở động r_r rất lớn, hàng M .

ĐIỆN DUNG CỦA NỐI P-N.

Điện dung chuyển tiếp (Điện dung nối)

Khi nối P-N được phân cực nghịch, vùng hiếm được nới rộng do có sự gia tăng điện tích trong vùng này. Với một sự biến thiên V của hiệu điện

thế phân cực nghịch, điện tích trong vùng hiếm tăng một lượng Q . Vùng hiếm có tác dụng như một tụ điện gọi là điện dung chuyển tiếp CT.

$$C_T = \left| \frac{\Delta Q}{\Delta V} = \frac{\varepsilon \cdot A}{W_d} \right|$$

Trong đó, ε là hằng số điện môi của chất bán dẫn, A là diện tích của nối P-N và W_d là độ rộng của vùng hiếm.


Khi điện thế phân cực nghịch thay đổi, độ rộng của vùng hiếm thay đổi nên điện dung chuyển tiếp CT cũng thay đổi. Người ta chứng minh được CT có trị số:

$$C_T = \frac{K}{V_0 + V_R}^n$$

Trong đó, K là hằng số tùy thuộc vào chất bán dẫn và kỹ thuật chế tạo. V_0 là rào điện thế của nối P-N (Si là 0,7V và Ge là 0,3V). V_R là điện thế phân cực nghịch. $n = \frac{1}{3}$ trong trường hợp nối P-N là dốc lồi (linearly graded junction) và $n = \frac{1}{2}$ trong trường hợp nối P-N thuộc loại dốc đứng (brupt junction).

Nếu gọi $C_j(0)$ là trị số của CT đo được khi $V_R=0$, ta có:

$$C_T = \frac{C_j(0)}{1 + \frac{V_R}{V_0}}^n$$



Hình 12

Trong các nối P-N thông thường, CT có trị số từ 5pF đến 100pF

Điện dung khuếch tán. (Diffusion capacitance)

Khi nối P-N được phân cực thuận, lỗ trống được khuếch tán từ vùng P sang vùng N và điện tử khuếch tán từ vùng N sang vùng P. Sự phân bố các hạt tải điện thiểu số ở hai bên vùng hiếm tạo nên một điện dung gọi là điện dung khuếch tán CD.. Người ta chứng minh được điện dung khuếch tán CD tỉ lệ với dòng điện qua nối P-N theo công thức:

$$C_D = \frac{\tau I}{\eta V_T}$$

Trong đó, $\tau = \tau_P = \frac{L_P^2}{D_P}$, là đời sống trung bình của lỗ trống; $\eta = 2$ đối với nối P-N là Si, $\eta = 1$ đối với nối P-N là Ge.


Thông thường, CD có trị số từ 2000pF đến 15000pF.

CÁC LOẠI DIODE THÔNG DỤNG


Diode cơ bản là một nối P-N. Thế nhưng, tùy theo mật độ chất tạp pha vào chất bán dẫn thuần ban đầu, tùy theo sự phân cực của diode và một số yếu tố khác nữa mà ta có nhiều loại diode khác nhau và tầm ứng dụng của chúng cũng khác nhau.

Diode chỉnh lưu:

Là diode thông dụng nhất, dùng để đổi điện xoay chiều – thường là điện thế 50Hz đến 60Hz sang điện thế một chiều. Diode này tùy loại có thể chịu đựng được dòng từ vài trăm mA đến loại công suất cao có thể chịu được đến vài trăm ampere. Diode chỉnh lưu chủ yếu là loại Si. Hai đặc tính kỹ thuật cơ bản của Diode chỉnh lưu là dòng thuận tối đa và điện áp ngược tối đa (Điện áp sụp đổ). Hai đặc tính này do nhà sản xuất cho biết.



Ký hiệu







Hình 13

Trước khi xem qua một số sơ đồ chỉnh lưu thông dụng, ta xem qua một số kiểu mẫu thường dùng của diode.

Kiểu mẫu một chiều của diode. Diode lý tưởng (Ideal diode)

Trong trường hợp này, người ta xem như điện thế ngang qua diode khi phân cực thuận bằng không và nội trở của nó không đáng kể. Khi phân cực nghịch, dòng rỉ cũng xem như không đáng kể.


Như vậy, diode lý tưởng được xem như một ngắt (switch): ngắt điện đóng mạch khi diode được phân cực thuận và ngắt điện hở mạch khi diode được phân cực nghịch.




Kiểu mẫu điện thế ngưỡng (Knee-Voltage model)

Trong kiểu mẫu này, điện thế ngang qua diode khi được phân cực thuận là một hằng số và được gọi là điện thế ngưỡng V_K (khoảng 0,3V đối với diode Ge và 0,7 volt đối với diode Si).

Như vậy, khi phân cực thuận, diode tương đương với một diode lý tưởng nối tiếp với nguồn điện thế V_K , khi phân cực nghịch cũng tương đương với một ngắt điện hở.



Hình 16




Hình 17

Kiểu mẫu diode với điện trở động:

Khi điện thế phân cực thuận vượt quá điện thế ngưỡng V_K , dòng điện qua diode tăng nhanh trong lúc điện thế qua hai đầu diode V_D cũng tăng (tuy chậm) chứ không phải là hằng số như kiểu mẫu trên. Để chính xác



hơn, lúc này người ta phải chú ý đến độ giảm thế qua hai đầu điện trở động r_0 .




Hình 18 - 19

Thí dụ:

Từ đặc tuyến V-I của diode 1N917(Si), xác định điện trở động r_0 và tìm điểm điều hành $Q(I_D$ và $V_D)$ khi nó được dùng trong mạch hình bên.



Hình 20



Hình 21

Giải:

Bước 1: dùng kiểu điện thế ngưỡng:

$$I'_D = \frac{V_S - V_K}{R} = \frac{15 - 0,7}{3K\Omega} = 4,77\text{mA}$$

Bước 2: với $I'_D = 4,77\text{mA}$, ta xác định được điểm Q' ($V'_D = 0,9\text{V}$)

Bước 3: vẽ tiếp tuyến tại Q' với đặc tuyến để tìm điện thế offset V_0 .

$$V_0 = 0,74\text{V}$$

Bước 4: Xác định r_0 từ công thức:


$$r_0 = \frac{\Delta V_D}{\Delta I_D} = \frac{0,9 - 0,74}{4,77} = \frac{0,16}{4,77} \approx 32\Omega$$

Bước 5: Dùng kiểu mẫu với điện trở động r_0 .

$$I_D = \frac{V_S - V_0}{R + r_0} = \frac{15 - 0,74}{3000 + 32} = 0,00467 A$$

$$I_D = 4,67 \text{ mA}$$

$$V_D = V_0 + r_0 I_D = 0,74 + 0,00467 \times 32 = 0,89 \text{ V}$$



Hình 22

Chú ý:


Trong trường hợp diode được dùng với tín hiệu nhỏ, điện trở động r_0 chính là điện trở động r_d mà ta đã thấy ở phần trước cộng với điện trở của hai vùng bán dẫn P và N.

$$r_0 = r_{ac} = r_p + r_n + r_d = r_B + r_d$$

$$\text{với } r_d = \frac{26 \text{ mV}}{I_D \text{ mA}}$$

Ví dụ: Xem mạch dùng diode 1N917 với tín hiệu nhỏ $V_S(t) = 50 \sin t$ (mV).

Tìm điện thế $V_D(t)$ ngang qua diode, biết rằng điện trở r_B của hai vùng bán dẫn P-N là 10Ω .



Giải:

Theo ví dụ trước, với kiểu mẫu điện thế ngưỡng ta có $V_D = 0,7V$ và $I_D = 4,77mA$.

Từ đó ta tìm được điện trở nối rd:

$$r_d = \frac{26mV}{I_D} = \frac{26mV}{4,77mA} = 5,45\Omega$$

$$r_{ac} = 10 + 0,45 = 10,45$$


Mạch tương đương xoay chiều:

$$\text{Điện thế đỉnh } V_{dm} \text{ ngang qua diode là } V_{dm} = \frac{r_{ac}}{R + r_{ac}} V_m = \frac{10,45}{10,45 + 3000} \cdot 50$$

$$V_{dm} = 0,256 \sin t \text{ (mV)}.$$

Vậy điện thế tổng cộng ngang qua diode là:


$$V_D(t) = 700mV + 0,256 \sin t \text{ (mV)}.$$



Hình 24

Kiểu mẫu tín hiệu rộng và hiệu ứng tần số.

Hình sau đây mô tả một diode được dùng với tín hiệu hình sin có biên độ lớn.



Hình 25


Khi diode được dùng với nguồn tín hiệu xoay chiều tín hiệu biên độ lớn, kiểu mẫu tín hiệu nhỏ không thể áp dụng được. vì vậy, người ta dùng kiểu mẫu một chiều tuyến tính.

Kết quả là ở nửa chu kỳ dương của tín hiệu, diode dẫn và xem như một ngắt điện đóng mạch. Ở nửa chu kỳ âm kế tiếp, diode bị phân cực nghịch và có vai trò như một ngắt điện hở mạch. Tác dụng này của diode được gọi là chỉnh lưu nửa sóng (mạch chỉnh lưu sẽ được khảo sát kỹ ở giáo trình mạch điện tử).

Đáp ứng trên chỉ đúng khi tần số của nguồn xoay chiều $V_S(t)$ thấp-thí dụ như điện 50/60Hz, tức chu kỳ $T=20\text{ms}/16,7\text{ms}$ -khi tần số của nguồn tín


hiệu lên cao (chu kỳ ở hàng nano giây) thì ta phải quan tâm đến thời gian chuyển tiếp từ bán kỳ dương sang bán kỳ âm của tín hiệu.

Khi tần số của tín hiệu cao, điện thế ngõ ra ngoài bán kỳ dương (khi diode được phân cực thuận), ở bán kỳ âm của tín hiệu cũng qua được một phần và có dạng như hình vẽ. Chú ý là tần số của nguồn tín hiệu càng cao thì thành phần bán kỳ âm xuất hiện ở ngõ ra càng lớn.



Hình 26

Hiệu ứng này do điện dung khuếch tán CD của nối P-N khá lớn khi được phân cực thuận (CD có trị từ 2000pF đến 15000pF). Tác dụng của điện dung này làm cho diode không thể thay đổi tức thời từ trạng thái dẫn sang trạng thái ngưng dẫn mà phải mất đi một thời gian (thường được gọi là thời gian hồi phục, kiểu mẫu diode phải kể đến tác dụng của điện dung của nối).



Hình 27

r_B : Điện trở hai vùng bán dẫn P và N



r_d : Điện trở động của nối P-N khi phân cực thuận (rất nhỏ)

C_D : Điện dung khuếch tán

r_r : Điện trở động khi phân cực nghịch (rất lớn)


C_T : Điện dung chuyển tiếp

Để thấy rõ hơn thời gian hồi phục, ta xem đáp ứng của diode đối với hàm nấc (dạng sóng chữ nhật) được mô tả bằng hình vẽ sau.



Hình 28

Thông thường, giá trị của t_r có thể thay đổi từ nhỏ hơn 1 nano giây đến xấp xỉ 1 s. Hiệu ứng của t_r trên diode chỉnh lưu (sóng sin) được diễn tả như hình sau. Người ta nhận thấy rằng, có thể bỏ qua thời gian hồi phục trên mạch chỉnh lưu khi $t_r < 0,1T$, với T là chu kỳ của sóng sin được chỉnh lưu.



Hình 29


Diode tách sóng.

Cũng làm nhiệm vụ như diode chỉnh lưu nhưng thường với tín hiệu có biên độ nhỏ và tần số cao. Diode tách sóng thường được chế tạo có dòng thuận nhỏ và có thể là Ge hay Si nhưng diode Ge được dùng nhiều hơn vì điện thế ngưỡng VK nhỏ.

Diode schottky:

Ta đã thấy ảnh hưởng của thời gian hồi phục (tức thời gian chuyển mạch) lên dạng sóng ngõ ra của mạch chỉnh lưu. Để rút ngắn thời gian hồi phục. Các hạt tải điện phải di chuyển nhanh, vùng hiểm phải hẹp. Ngoài ra, còn phải tạo điều kiện cho sự tái hợp giữa lỗ trống và điện tử dễ dàng và nhanh chóng hơn. Đó là nguyên tắc của diode schottky.


Mô hình sau đây cho biết cấu tạo căn bản của diode schottky.



Hình 30

Ta thấy trong diode schottky, thường người ta dùng nhôm để thay thế chất bán dẫn loại P và chất bán dẫn loại N là Si. Do nhôm là một kim loại nên rào điện thế trong diode schottky giảm nhỏ nên điện thế ngưỡng của diode schottky khoảng 0,2V đến 0,3V. Để ý là diode schottky có điện thế bảo hoà ngược lớn hơn diode Si và điện thế sụt đổ cũng nhỏ hơn diode Si.

Do thời gian hồi phục rất nhỏ (đổi trạng thái nhanh) nên diode schottky được dùng rất phổ biến trong kỹ thuật số và điều khiển.




Hình 31

Diode Ổn áp (diode Zener):

Như đã khảo sát ở phần trước, khi điện thế phân cực nghịch của diode lớn, những hạt tải điện sinh ra dưới tác dụng nhiệt bị điện trường mạnh trong vùng hiểm tăng vận tốc và phá vỡ các nối hoá trị trong chất bán dẫn. Cơ chế này cứ chồng chất và sau cùng ta có dòng điện ngược rất lớn. Ta nói diode đang ở trong vùng bị phá huỷ theo hiện tượng tuyết đổ và gây hư hỏng nối P-N.

Ta cũng có một loại phá huỷ khác do sự phá huỷ trực tiếp các nối hoá trị dưới tác dụng của điện trường. Sự phá huỷ này có tính hoàn nghịch, nghĩa là khi điện trường hết tác dụng thì các nối hoá trị được lập lại, ta gọi hiện tượng này là hiệu ứng Zener.

Hiệu ứng này được ứng dụng để chế tạo các diode Zener. Bằng cách thay đổi nồng độ chất pha, người ta có thể chế tạo được các diode Zener có điện thế Zener khoảng vài volt đến vài hàng trăm volt. Để ý là khi phân cực thuận, đặc tuyến của diode Zener giống hệt diode thường (diode chỉnh lưu). Đặc tuyến được dùng của diode Zener là khi phân cực nghịch ở vùng Zener, điện thế ngang qua diode gần như không thay đổi trong khi dòng điện qua nó biến thiên một khoảng rộng.




Hình 32

* Ảnh hưởng của nhiệt độ:

Khi nhiệt độ thay đổi, các hạt tải điện sinh ra cũng thay đổi theo:


- Với các diode Zener có điện thế Zener $V_Z < 5V$ thì khi nhiệt độ tăng, điện thế Zener giảm.
- Với các diode có điện thế Zener $V_Z > 5V$ (còn được gọi là diode tuyết đổ-diode avalanche) lại có hệ số nhiệt dương (V_Z tăng khi nhiệt độ tăng).
- Với các diode Zener có V_Z nằm xung quanh $5V$ gần như V_Z không thay đổi theo nhiệt độ.



Hình 33

* Kiểu mẫu lý tưởng của diode Zener:


Trong kiểu mẫu lý tưởng, diode Zener chỉ dẫn điện khi điện thế phân cực nghịch lớn hay bằng điện thế V_Z . Điện thế ngang qua diode Zener không thay đổi và bằng điện thế V_Z . Khi điện thế phân cực nghịch nhỏ hơn hay bằng điện thế V_Z , diode Zener không dẫn điện ($I_D = 0$).



Hình 34

Do tính chất trên, diode zener thường được dùng để chế tạo điện thế chuẩn.

Thí dụ: mạch tạo điện thế chuẩn 4,3V dùng diode zener 1N749 như sau:



Hình 35

Khi chưa mắc tải vào, thí dụ nguồn $V_S = 15V$, thì dòng qua zener là:

$$I = \frac{V_S - V_Z}{R} = \frac{15 - 4,3}{470} = 22,8\text{mA}$$

* Kiểu mẫu của diode zener đối với điện trở động:


Thực tế, trong vùng zener, khi dòng điện qua diode tăng, điện thế qua zener cũng tăng chút ít chứ không phải cố định như kiểu mẫu lý tưởng.

Người ta định nghĩa điện trở động của diode là:

$$r = Z_Z = \frac{V_{ZT} - V_{ZO}}{I_{ZT}}$$

Trong đó: V_{ZO} là điện thế nghịch bắt đầu dòng điện tăng.

VZT là điện thế ngang qua hai đầu diode ở dòng điện sử dụng IZT.



Hình 36


Diode biến dung: (Varicap – Varactor diode)

Phần trên ta đã thấy, sự phân bố điện tích dương và âm trong vùng hiếm thay đổi khi điện thế phân cực nghịch thay đổi, tạo ra giữa hai đầu diode một điện dung:

$$C_T = \left| \frac{\Delta Q}{\Delta V} \right| = \epsilon \frac{A}{W_d}$$


Điện dung chuyển tiếp CT tỉ lệ nghịch với độ rộng của vùng hiếm, tức tỉ lệ nghịch với điện thế phân cực.

Đặc tính trên được ứng dụng để chế tạo diode biến dung mà trị số điện dung sẽ thay đổi theo điện thế phân cực nghịch nên còn được gọi là VVC diode (voltage-variable capacitance diode). Điện dung này có thể thay đổi từ 5pF đến 100pF khi điện thế phân cực nghịch thay đổi từ 3 đến 25V.



Hình 37

Một ứng dụng của diode là dùng nó như một tụ điện thay đổi. Thí dụ như muốn thay đổi tần số cộng hưởng của một mạch, người ta thay đổi điện thế phân cực nghịch của một diode biến dung.




Hình 38

Diode hầm (Tunnel diode)

Được chế tạo lần đầu tiên vào năm 1958 bởi Leo-Esaki nên còn được gọi là diode Esaki. Đây là một loại diode đặc biệt được dùng khác với nhiều loại diode khác. Diode hầm có nồng độ pha chất ngoại lai lớn hơn diode thường rất nhiều (cả vùng P lẫn vùng N)

Đặc tuyến V-I có dạng như sau:




Hình 39

Khi phân cực nghịch, dòng điện tăng theo điện thế. Khi phân cực thuận, ở điện thế thấp, dòng điện tăng theo điện thế nhưng khi lên đến đỉnh A ($V_P I_P$), dòng điện lại tự động giảm trong khi điện thế tăng. Sự biến thiên nghịch này đến thung lũng B ($V_V I_V$). Sau đó, dòng điện tăng theo điện thế như diode thường có cùng chất bán dẫn cấu tạo. Đặc tính cụ thể của diode hầm tùy thuộc vào chất bán dẫn cấu tạo Ge, Si, GaAs (galium Asenic), GaSb (galium Atimonic)... Vùng AB là vùng điện trở âm (thay đổi từ khoảng 50 đến 500 mV). Diode được dùng trong vùng điện trở âm này. Vì tạp chất cao nên vùng hiếm của diode hầm quá hẹp (thường khoảng 1/100 lần độ rộng vùng hiếm của diode thường), nên các hạt tải điện có thể xuyên qua mối nối theo hiện tượng chui hầm nên được gọi là diode hầm.

Tỉ số I_P/I_V rất quan trọng trong ứng dụng. Tỉ số này khoảng 10:1 đối với Ge và 20:1 đối với GaAs.

Mạch tương đương của diode hầm trong vùng điện trở âm như sau:



Hình 40

L_s : Biểu thị điện cảm của diode, có trị số từ 1nH đến 12nH.

R_D : Điện trở chung của vùng P và N.

C_D : Điện dung khuếch tán của vùng hiếm.


Thí dụ, ở diode hãm Ge 1N2939: $L_s=6\text{nH}$, $C_D=5\text{pF}$, $R_d=-152$, $R_D=1,5$

Diode có vùng hiếm hẹp nên thời gian hồi phục nhỏ, dùng tốt ở tần số cao. Nhược điểm của diode hãm là vùng điện trở âm phi tuyến, vùng điện trở âm lại ở điện thế thấp nên khó dùng với điện thế cao, nồng độ chất pha cao nên muốn giảm nhiễu phải chế tạo mỏng manh. Do đó, diode hãm dần dần bị diode schottky thay thế.


Ứng dụng thông dụng của diode hãm là làm mạch dao động ở tần số cao.

Bài tập cuối chương


1. Dùng kiểu mẫu lý tưởng và điện thế ngưỡng của diode để tính dòng điện I_1 , I_2 , I_{D2} trong mạch điện sau:




1. I2 Tính dòng điện I1 và VO trong mạch sau (dùng kiểu mẫu lý tưởng và điện thế ngưỡng của diode)



1. Tính IZ, VO trong mạch điện sau khi R2 = 50 và khi R2 = 200 . Cho biết Zener sử dụng có VZ = 6V.



1. Tính I, VO trong mạch sau, cho biết Zener có VZ = 8V.



Transistor lưỡng cực (Bipolar junction transistor - BJT)

CẤU TẠO CƠ BẢN CỦA BJT.

Transistor lưỡng cực gồm có hai mối P-N nối tiếp nhau, được phát minh năm 1947 bởi hai nhà bác học W.H.Britain và J.Braden, được chế tạo trên cùng một mẫu bán dẫn Germanium hay Silicium.

Cực phát Emitter B Cực nền (Base) n^+ pn-Cực thu C Collector ECB Transistor PNP Cực phát Emitter B Cực nền (Base) p^+ np-Cực thu C Collector ECB Transistor NPN Hình 1 Hình sau đây mô tả cấu trúc của hai loại transistor lưỡng cực PNP và NPN.

Ta nhận thấy rằng, vùng phát E được pha đậm (nồng độ chất ngoại lai nhiều), vùng nền B được pha ít và vùng thu C lại được pha ít hơn nữa. Vùng nền có kích thước rất hẹp (nhỏ nhất trong 3 vùng bán dẫn), kể đến là vùng phát và vùng thu là vùng rộng nhất. Transistor NPN có đáp ứng tần số cao tốt hơn transistor PNP. Phần sau tập trung khảo sát trên transistor NPN nhưng đối với transistor PNP, các đặc tính cũng tương tự.

TRANSISTOR Ở TRẠNG THÁI CHƯA PHÂN CỰC.

Ta biết rằng khi pha chất cho (donor) vào thanh bán dẫn tinh khiết, ta được chất bán dẫn loại N. Các điện tử tự do (còn thừa của chất cho) có mức năng lượng trung bình ở gần dải dẫn điện (mức năng lượng Fermi được nâng lên). Tương tự, nếu chất pha là chất nhận (acceptor), ta có chất bán dẫn loại P. Các lỗ trống của chất nhận có mức năng lượng trung bình nằm gần dải hoá trị hơn (mức năng lượng Fermi giảm xuống).

Khi nối P-N được xác lập, một rào điện thế sẽ được tạo ra tại nối. Các điện tử tự do trong vùng N sẽ khuếch tán sang vùng P và ngược lại, các lỗ trống trong vùng P khuếch tán sang vùng N. Kết quả là tại hai bên mối nối, bên vùng N là các ion dương, bên vùng P là các ion âm. Chúng đã tạo ra rào điện thế.

Hiện tượng này cũng được thấy tại hai nối của transistor. Quan sát vùng hiếm, ta thấy rằng kích thước của vùng hiếm là một hàm số theo nồng độ chất pha. Nó rộng ở vùng chất pha nhẹ và hẹp ở vùng chất pha đậm.

n+ Vùng phát Mức Fermi tăng cao Vùng nền n- Vùng thu Vùng hiếm Mức Fermi giảm Mức Fermi tăng nhẹ n+ Vùng phát Vùng nền n- Vùng thu Dải dẫn điện Dải hoá trị E(eV) Mức Fermi xếp thẳng Dải hoá trị (valence band) Dải dẫn điện (Conductance band) Hình 2 Hình sau đây mô tả vùng hiếm trong transistor NPN, sự tương quan giữa mức năng lượng Fermi, dải dẫn điện, dải hoá trị trong 3 vùng, phát nền, thu của transistor.

CƠ CHẾ HOẠT ĐỘNG CỦA TRANSISTOR LƯỠNG CỰC.

Trong ứng dụng thông thường (khuếch đại), nối phát nền phải được phân cực thuận trong lúc nối thu nền phải được phân cực nghịch.

Vì nối phát nền được phân cực thuận nên vùng hiếm hẹp lại. Nối thu nền được phân cực nghịch nên vùng hiếm rộng ra.

Nhiều điện tử từ cực âm của nguồn VEE đi vào vùng phát và khuếch tán sang vùng nền. Như ta đã biết, vùng nền được pha tạp chất ít và rất hẹp nên số lỗ trống không nhiều, do đó lượng lỗ trống khuếch tán sang vùng phát không đáng kể.

Hình 3 n+ Phân cực thuận npn - Phân cực nghịch Dòng điện tử IE IC IB Dòng điện tử VEE VCC RER CMạch phân cực như sau:

Do vùng nền hẹp và ít lỗ trống nên chỉ có một ít điện tử khuếch tán từ vùng phát qua tái hợp với lỗ trống của vùng nền. Hầu hết các điện tử này khuếch tán thẳng qua vùng thu và bị hút về cực dương của nguồn VCC.

Các điện tử tự do của vùng phát như vậy tạo nên dòng điện cực phát IE chạy từ cực phát E. Các điện tử từ vùng thu chạy về cực dương của nguồn VCC tạo ra dòng điện thu IC chạy vào vùng thu.

Mặt khác, một số ít điện tử là hạt điện thiếu số của vùng nền chạy về cực dương của nguồn VEE tạo nên dòng điện IB rất nhỏ chạy vào cực nền B.

Như vậy, theo định luật Kirchoff, dòng điện IE là tổng của các dòng điện IC và IB.

Ta có: $I_E = I_C + I_B$

Dòng IB rất nhỏ (hàng microampere) nên ta có thể coi như: $I_E \approx I_C$

CÁC CÁCH RÁP TRANSISTOR VÀ ĐỘ LỢI DÒNG ĐIỆN.

Khi sử dụng, transistor được ráp theo một trong 3 cách căn bản sau:

- Ráp theo kiểu cực nền chung (1)
- Ráp theo kiểu cực phát chung (2)
- Ráp theo kiểu cực thu chung (3)

IEICvàoraKiểu cực nền chungIBIEvàoraKiểu cực thu chungIBICvàoraKiểu cực phát chungHình 4

Trong 3 cách ráp trên, cực chung chính là cực được nối mass và dùng chung cho cả hai ngõ vào và ngõ ra.

Trong mỗi cách ráp, người ta định nghĩa độ lợi dòng điện một chiều như sau:

$$\text{Độ lợi dòng điện một chiều} = \frac{\text{Dòng điện ngõ ra}}{\text{Dòng điện ngõ vào}}$$

Độ lợi dòng điện của transistor thường được dùng là độ lợi trong cách ráp cực phát chung và cực nền chung. Độ lợi dòng điện trong cách ráp cực phát chung được cho bởi:

$$h_{FE} \approx \beta_{DC} = \frac{I_C}{I_B}$$

Như vậy: $I_C = \beta_{DC} \cdot I_B$

Nhưng: $I_E = I_C + I_B = \beta_{DC} I_B + I_B$

$$I_E = (\beta_{DC} + 1) I_B$$

Độ lợi dòng điện trong cách ráp cực nền chung được cho bởi:

$$h_{FB} \approx \alpha_{DC} = \frac{I_C}{I_E}$$

β_{DC} có trị số từ vài chục đến vài trăm, thậm chí có thể lên đến hàng ngàn. α_{DC} có trị từ 0,95 đến 0,999... tùy theo loại transistor. Hai thông số α_{DC} và β_{DC} được nhà sản xuất cho biết.

Từ phương trình căn bản:

$$I_E = I_C + I_B$$

$$\text{Ta có: } I_C = I_E - I_B$$

Chia cả hai vế cho I_C , ta được:

$$1 = \frac{I_E}{I_C} - \frac{I_B}{I_C} = \frac{1}{\frac{I_C}{I_E}} - \frac{1}{\frac{I_C}{I_B}}$$

$$\text{Như vậy: } 1 = \frac{1}{\alpha_{DC}} - \frac{1}{\beta_{DC}}$$

Giải phương trình này để tìm β_{DC} hay α_{DC} , ta được:

$$\beta_{DC} = \frac{\alpha_{DC}}{1 - \alpha_{DC}} \text{ và } \alpha_{DC} = \frac{\beta_{DC}}{1 + \beta_{DC}}$$

* Ghi chú: các công thức trên là tổng quát, nghĩa là vẫn đúng với transistor PNP.

Ta chú ý dòng điện thực chạy trong hai transistor PNP và NPN có chiều như sau:

$I_E I_C I_B$ NPN $I_C I_B$ PNP Hình 5

Thí dụ:

Hình 7n+pn-IEIC = DCIE + ICBOVEEVCCRERC DCIEICBOIEIB

Như vậy, ta có: $I_C = I_{CIE} + I_{CBO}$

Nếu I_{CBO} xấp xỉ 0, xem như không đáng kể.

Ta có: $I_C = I_{CIE}$

Đó là công thức lý tưởng mà ta đã thấy ở phần trên. Ngoài ra, từ phương trình dòng điện căn bản:

$$I_E = I_B + I_C$$

Suy ra, $I_C = \beta_{DC}(I_C + I_B) + I_{CBO}$

$$I_C = \beta_{DC}I_C + \beta_{DC}I_B + I_{CBO}$$

Ta tìm thấy:

$$I_C = \frac{\alpha_{DC}}{1-\alpha_{DC}}I_B + \frac{I_{CBO}}{1-\alpha_{DC}}$$

$$\text{Nhưng: } \beta_{DC} = \frac{\alpha_{DC}}{1-\alpha_{DC}} \quad 1 + \beta_{DC} = \frac{\alpha_{DC}}{1-\alpha_{DC}} + 1$$

$$1 + \beta_{DC} = \frac{\alpha_{DC} + 1 - \alpha_{DC}}{1 - \alpha_{DC}} = \frac{1}{1 - \alpha_{DC}}$$

Thay vào phương trình trên, ta tìm được:

$$I_C = \beta_{DC}I_B + (\beta_{DC} + 1)I_{CBO}$$

Người ta đặt: $I_{CEO} = (\beta_{DC} + 1)I_{CBO}$ và phương trình trên được viết lại:

$$I_C = \beta_{DC}I_B + I_{CEO}$$

Hình 8 I_{CEO} V_{CC} $I_B = 0$ Cực nền hở I_{CEO} Current (dòng điện) Emitter (cực phát) Openbase (cực nền hở) Collector (cực thu) Như vậy, ta có thể hiểu dòng điện rỉ I_{CEO} như là dòng điện chạy từ cực C qua cực E của transistor khi cực B để hở. Trị số của I_{CEO} cũng được nhà sản xuất cho biết.

Các thông số β_{DC} , β_{AC} , I_{CBO} , I_{CEO} rất nhạy với nhiệt độ.

ĐẶC TUYẾN V-I CỦA TRANSISTOR.

Người ta thường chú ý đến 3 loại đặc tuyến của transistor:

- Đặc tuyến ngõ vào.
- Đặc tuyến ngõ ra
- Đặc tuyến truyền

$I_1, I_2, B, J, T, V_2, V_1$ Ngõ ra V_2, V_1 Ngõ vào R_1, R_2 Hình 9 Mạch tổng quát để xác định 3 đặc tuyến trên được biểu diễn bằng mô hình sau:

Điểm cần chú ý: tùy theo loại transistor và các cách ráp mà nguồn V_1 , V_2 phải mắc đúng cực (sao cho nối thu nền phân cực nghịch và nối phát nền phân cực thuận). Các Ampe kế I_1 , I_2 , các volt kế V_1 và V_2 cũng phải mắc đúng chiều.

Chúng ta khảo sát hai cách mắc căn bản: L

Mắc theo kiểu cực nền chung:

Mạch điện như sau:

$I_1, I_2, V_2, V_1, V_{CC}, V_{EE}, R_1, R_2$ Hình 10 IE IC ++ $V_{BE}, V_{CB}, ++$

Đặc tuyến ngõ vào (input curves).

$V_{CB} = 20V, V_{CB} = 10V, V_{CB} = 0V, V_{CB} = -10V, V_{CB} = -20V$ để hở $0,6V_{BE}$ (Volt) $0,40, 2IE$ (mA) 0 Hình 11 Là đặc tuyến biểu diễn sự thay đổi của dòng điện IE theo điện thế ngõ vào V_{BE} với V_{CB} được chọn làm thông số.

Đặc tuyến có dạng như sau:

Nhận xét:

- Khi nối thu nền để hở, đặc tuyến có dạng như đặc tuyến của diode khi phân cực thuận.
- Điện thế ngưỡng (knee voltage) của đặc tuyến giảm khi VCB tăng.

Đặc tuyến ngõ ra (output curves)

Là đặc tuyến biểu diễn sự thay đổi của dòng điện cực thu I_C theo điện thế thu nền VCB với dòng điện cực phát I_E làm thông số.

Đặc tuyến có dạng như sau: Ta chú ý đến ba vùng hoạt động của transistor.

Vùng tác động: Nối nền phát phân cực thuận, nối thu nền phân cực nghịch. Trong vùng này đặc tuyến là những đường thẳng song song và cách đều. Trong các ứng dụng thông thường, transistor được phân cực trong vùng tác động.

01234562468 $I_E = 0$ mA 1 mA 2 mA 3 mA 4 mA 5 mA 6 mA V_{CB} (V) I_C (mA) Vùng ngưng Vùng tác động Vùng bão hòa Hình 12 ICBO

Vùng ngưng: nối nền phát phân cực nghịch ($I_E = 0$), nối thu nền phân cực nghịch. Trong vùng này transistor không hoạt động.

Vùng bão hòa: nối phát nền phân cực thuận, nối thu nền phân cực thuận. Trong các ứng dụng đặc biệt, transistor mới được phân cực trong vùng này.

Mắc theo kiểu cực phát chung.

+I1I2V2V1VCCVBBRBRCHình 13IBIC+VBEVCB++ Đây là cách mắc thông dụng nhất trong các ứng dụng của transistor. Mạch điện như sau:

Đặc tuyến ngõ vào:

IB (A) 0VBE (V) 0,20,40,60,8VCE = 0VVCE = 1VVCE = 10V 20 40 60 80 100 Hình 14 Biểu diễn sự thay đổi của dòng điện IB theo

điện thế ngõ vào V_{BE} . Trong đó hiệu thế thu phát V_{CE} chọn làm thông số.

Đặc tuyến như sau:

Đặc tuyến ngõ ra:

Biểu diễn dòng điện cực thu I_C theo điện thế ngõ ra V_{CE} với dòng điện ngõ vào I_B được chọn làm thông số.

Dạng đặc tuyến như sau:

I_B (mA)	0	1	2	3	4	5	6	8	10	12	V_{CE} (V)	I_C (mA)
Vùng ngưng												
Vùng tác động												
Vùng bão hòa												

Hình 15: I_{CEO}

- Ta thấy cũng có 3 vùng hoạt động của transistor: vùng bão hoà, vùng tác động và vùng ngưng.
- Khi nối tắt V_{BE} (tức $I_B=0$) dòng điện cực thu xấp xỉ dòng điện rỉ I_{CEO} .

Đặc tuyến truyền: (Transfer characteristic curve)

I_C (mA)	0	V_{BE} (V)	$V_{CE} = 10$ (V)	$I_{CES} = I_{CBO}$	1	2	3	4	5	6	7	8	Vùng ngưng	Vùng tác động	Vùng bão hoà	$V_{BE}(\text{sat})$	cut-in
Hình 16: Từ đặc tuyến ngõ vào và đặc tuyến ngõ ra. Ta có thể suy ra đặc tuyến truyền của transistor. Đặc tuyến truyền biểu diễn sự thay đổi của dòng điện ngõ ra I_C theo điện thế ngõ vào V_{BE} với điện thế ngõ ra V_{CE} làm thông số.																	

Đặc tuyến có dạng như sau:

Đối với transistor Si, vùng hoạt động có V_{BE} nằm trong khoảng 0,5-0,8V. Trong vùng này, đặc tuyến truyền có dạng hàm mũ. Ở vùng bão hoà, dòng I_C tăng nhanh khi V_{BE} thay đổi. Ở vùng ngưng, khi V_{BE} còn nhỏ, dòng rỉ qua transistor I_{CES} rất nhỏ, thường xấp xỉ I_{CBO} .

Ngay cả trong vùng hoạt động, khi V_{BE} thay đổi một lượng nhỏ (từ dòng I_B thay đổi) thì dòng I_C thay đổi một lượng khá lớn. Vì thế, trong các

Ứng dụng, người ta dùng điện thế cực nền VBE làm điện thế điều khiển và cực B còn gọi là cực khiển.

Ảnh hưởng của nhiệt độ lên các đặc tuyến của BJT.

Như ta đã thấy, các tính chất điện của chất bán dẫn đều thay đổi theo nhiệt độ. Do đó, các đặc tuyến của BJT đều thay đổi khi nhiệt độ thay đổi.

- Khi nhiệt độ tăng, các dòng điện rỉ của cực thu ($I_{CBO}, I_{CEO}, I_{CES}$) đều tăng.
- Khi nhiệt độ tăng, các độ lợi điện thế DC, DC cũng tăng.
- Khi nhiệt độ tăng, điện thế phân cực thuận (điện thế ngưỡng) nối nền phát VBE giảm. Thông thường, VBE giảm 2,2mV khi nhiệt độ tăng 10C.
- Dòng điện rỉ I_{CBO} tăng gấp đôi khi nhiệt độ tăng 80C trong transistor Si.

$$I_{CBO}(t^0C) = I_{CBO}(25^0C) \cdot \left[2^{\frac{t-25}{8}} \right]$$

VBE (mV) 0 IB (A) 645 700 500 C 250 C (2,2mV/0C) IC (mA) 500 C 250 C 250 A IB = 0 A 200 A 150 A 100 A 50 A VCE (Volt) 0 VBE (mV) 0 IC (mA) 645 700 500 C 250 C (2,2mV/0C) 10 VCE = 15 V Hình 17 Tác động của nhiệt độ ảnh hưởng quan trọng đến điểm điều hành của transistor. Nó là nguyên nhân làm cho thông số của transistor thay đổi và kết quả là tín hiệu có thể bị biến dạng.

ĐIỂM ĐIỀU HÀNH – ĐƯỜNG THẲNG LẤY ĐIỆN MỘT CHIỀU.

[missing_resource: .wmf]

VEE VCC VBE VCB ++ IE IC R_E R_C V_{ào} Ra Hình 18 Ta xem mạch dùng transistor BJT NPN trong mô hình cực nền chung như sau:

Để xác định điểm tĩnh điều hành Q và đường thẳng lấy điện một chiều, người ta thường dùng 3 bước:

1. Mạch ngõ vào:

Ta có: $V_{BE} + R_E I_E - V_{EE} = 0$

$$\Rightarrow I_E = \frac{V_{EE} - V_{BE}}{R_E}$$

Chú ý là $V_{BE} = 0,7V$ với BJT là Si và $V_{BE} = 0,3V$ nếu BJT là Ge.

2. Từ công thức $I_C = \beta I_E$

Suy ra dòng điện cực thu I_C .

3. Mạch ngõ ra:

Ta có: $V_{CB} - V_{CC} + R_C I_C = 0$

$$\Rightarrow I_C = -\frac{V_{CB}}{R_C} + \frac{V_{CC}}{R_C}$$

Đây là phương trình đường thẳng lấy điện một chiều (đường thẳng lấy điện tĩnh). Trên đặc tuyến ra, giao điểm của đường thẳng lấy điện với I_E tương ứng (thông số) của đặc tuyến ra chính là điểm tĩnh điều hành Q.

Ta chú ý rằng:

- Khi $V_{CB} = 0 \Rightarrow I_C = I_{SH} = \frac{V_{CC}}{R_C}$ (Dòng điện bão hoà)
- Khi $I_C = 0$ (dòng ngừng), ta có: $V_{CB} = V_{CC} = V_{OC}$

V_{CB}(V) 0 I_C (mA) I_E = 6mA I_E = 5mA I_E = 4mA I_E = 3mA I_E = 2mA I_E = 1mA 0 mA Q V_{CBQ}

[missing_resource: .wmf]

$V_{CB} = V_{CC} = V_{OC}$ Hình 19

Một số nhận xét:

Để thấy ảnh hưởng tương đối của R_C , V_{CC} , I_E lên điểm điều hành, ta xem ví dụ sau đây:

1. Ảnh hưởng của điện trở cực thu R_C : $R_C = 1,5K ; 2K ; 3K$

[missing_resource: .wmf]

$V_{EE} = 1V$ $V_{CC} = 12V$ $I_E = 3mA$ $R_E = 100\Omega$ Hình 20

Ta có: $I_E = \frac{V_{EE} - V_{BE}}{R_E} = \frac{1 - 0,7}{0,1} = 3mA \approx I_C$

* Khi $R_C = 2K$, $I_C = -\frac{V_{CB}}{R_C} + \frac{V_{CC}}{R_C}$

$V_{CB}(V)$ $I_C(mA)$ $I_E = 3mA$ Q24681012 V_{OC} Hình 21

$$3 = -\frac{V_{CB}}{2} + \frac{12}{2} \Rightarrow V_{CB} = 6V$$

* Khi $R_C = 1,5K$ (R_C giảm), giữ R_E , V_{EE} , V_{CC} không đổi.

$I_C \# I_E \# 3mA$

$$V_{CB} = V_{CC} - R_C \cdot I_C = 12 - 1,5 \times 3 = 7,5V$$

$V_{CB}(V)$ $I_C(mA)$ $I_E = 3mA$ Q24681012 V_{OC} Hình 22

$$I_{SH} = \frac{V_{CC}}{R_C} = \frac{12}{1,5} = 8mA$$

* Khi $R_C = 3K$ (R_C tăng)

$I_C \# I_E = 3mA$

$$V_{CB} = V_{CC} - R_C \cdot I_C = 12 - 3 \times 3 = 3V$$

$$I_{SH} = \frac{V_{CC}}{R_C} = \frac{12}{3} = 4\text{mA}$$

VCB(Volt) 0 IC (mA) IE = 3mA Q24681012 VOCHình 234321

Như vậy, khi giữ các nguồn phân cực VCC, VEE và RE cố định, thay đổi RC, điểm điều hành Q sẽ chạy trên đặc tuyến tương ứng với IE = 3mA. Khi RC tăng thì VCB giảm và ngược lại.

2. Ảnh hưởng của nguồn phân cực nối thu đến VCC.

Nếu giữ IE là hằng số (tức VEE và RE là hằng số), RC là hằng số, thay đổi nguồn VCC, ta thấy: Khi VCC tăng thì VCB tăng, khi VCC giảm thì VCB giảm.

Thí dụ:

[missing_resource: .wmf]

VEE = 1V VCC: 10V 12V 14V + RE = 100 Hình 24 RC = 2K IC IC (mA) 765432124681012140 IE = 3 (mA) VCB Q1 Q1 Q2 VCC = 14V VCC = 12V VCC = 10V

3. Ảnh hưởng của IE lên điểm điều hành:

Hình 25 IC (mA) 765432124681012140 IE = 3 (mA) VCB Q3 Q

[missing_resource: .wmf]

IE = 2 (mA) IE = 1 (mA) IE = 4 (mA) IE = 5 (mA) IE = 6 (mA) Q1 Q2 Tăng Giảm Q4 IC BỒN Nếu ta giữ RC và VCC cố định, thay đổi IE (tức thay đổi RE hoặc VEE) ta thấy: khi IE tăng thì VCB giảm (tức IC tăng), khi IC giảm thì VCB tăng (tức IC giảm).

Khi I_E tăng thì I_C tăng theo và tiến dần đến trị I_{SH} . Transistor dần dần đi vào vùng bão hoà. Dòng tối đa của I_C , tức dòng bão hoà gọi là $I_C(\text{sat})$.
Như vậy:

$$I_C(\text{sat}) = I_{SH} = \frac{V_{CC}}{R_C}$$

Lúc này, V_{CB} giảm rất nhỏ và xấp xỉ bằng 0V (thật sự là 0,2V).

Khi I_E giảm thì I_C giảm theo. Transistor đi dần vào vùng ngưng, V_{CB} lúc đó gọi là $V_{CB}(\text{off})$ và $I_C = I_{CBO}$.

Như vậy, $V_{CB}(\text{off}) = V_{OC} = V_{CC}$.

Vùng bão hoà và vùng ngưng là vùng hoạt động không tuyến tính của BJT.

Đối với mạch cực phát chung, ta cũng có thể khảo sát tương tự.

Kiểu mẫu một chiều của BJT.

ECB Transistor NPNECB Transistor

PNP ECB $DC I_E I_{EIC} = DC I_E I_{ECB}$ $DC I_E I_{EIC} = DC I_E I_E$ Hình 26 Qua khảo sát ở phần trước, người ta có thể dùng kiểu mẫu gần đúng sau đây của transistor trong mạch điện một chiều:

Tuy nhiên, khi tính các thành phần dòng điện và điện thế một chiều của transistor, người ta thường tính trực tiếp trên mạch điện với chú ý là điện thế thêm V_{BE} khi phân cực thuận là 0,3V đối với Ge và 0,7V đối với Si.

Thí dụ 1: tính I_E , I_C và V_{CB} của mạch cực nền chung như sau:

Si Hình 27 $V_{EE} V_{CC} R_E R_C$ 0,7V $V_{CB} I_C I_E$ Si $V_{EE} V_{CC} R_E R_C$ 0,7V $V_{CB} I_C I_E$ ++--++--

Ta dùng 3 bước:

Mạch nền phát (ngõ vào): $I_E = \frac{V_{EE} - 0,7}{R_E}$; $I_C \approx I_E$ DC # IE

Áp dụng định luật kirchoff (ngõ ra), ta có:

- Với transistor NPN: $V_{CB} = V_{CC} - R_C \cdot I_C$; $V_{CB} > 0$
- Với transistor PNP: $V_{CB} = -V_{CC} + R_C \cdot I_C$; $V_{CB} < 0$

-Hình 28VBBVCCRBRC0,7V + VCEICIB-++VBBVCCRBRC0,7V - VCEICIB-+Thí dụ 2: Tính dòng điện IB, IC và điện thế VCE của mạch cực phát chung.

Mạch nền phát (ngõ vào): $I_B = \frac{V_{BB}-0,7}{R_B}$

$$\text{Dòng IC} = \text{DC} \cdot \text{IB}$$

Mạch thu phát (ngõ ra)

- Với transistor NPN: $V_{CE} = V_{CC} - R_C I_C > 0$
- Với transistor PNP: $V_{CE} = -V_{CC} + R_C I_C < 0$

Đây chính là phương trình đường thẳng lấy điện tĩnh trong mạch cực phát chung.

BJT VỚI TÍN HIỆU XOAY CHIỀU.

Mô hình của BJT:

Tín hiệu vào $V_S(t) - V_{EE} + V_{CC} R_E R_C$

[missing_resource: .wmf]

Hình 29 Tín hiệu ra $V_0(t)$ Ta xem lại mạch cực nền chung, bây giờ nếu ta đưa vào BJT một nguồn xoay chiều $V_S(t)$ có biên độ nhỏ như hình vẽ.

Đây là mô hình của một mạch khuếch đại ráp theo kiểu cực nền chung. Ở ngõ vào và ngõ ra, ta có hai tụ liên lạc C1 và C2 có điện dung như thế nào để dung kháng XC khá nhỏ ở tần số của nguồn tín hiệu để có thể

xem như nối tắt (Short circuit) đối với tín hiệu xoay chiều và có thể xem như hở mạch (open circuit) đối với điện thế phân cực.

Mạch tương đương một chiều như sau:

Hình 30 SiVEEVCCRERC0,7V VCBIC IEIE++--

Đây là mạch mà chúng ta đã khảo sát ở phần trước. Nguồn điện thế xoay chiều $V_S(t)$ khi đưa vào mạch sẽ làm cho thông số transistor thay đổi. Ngoài thành phần một chiều còn có thành phần xoay chiều của nguồn tín hiệu tạo ra chồng lên.

Nghĩa là: $i_B(t) = I_B + i_b(t)$

$i_C(t) = I_C + i_c(t)$

$i_E(t) = I_E + i_e(t)$

$v_{CB}(t) = V_{CB} + v_{cb}(t)$

$v_{BE}(t) = V_{BE} + v_{be}(t)$

Thành phần tức thời = thành phần DC + thành phần xoay chiều.

Hình 31 Trong mô hình các dòng điện chạy trong transistor ta thấy: điểm B' nằm trong vùng nền được xem như trung tâm giao lưu của các dòng điện. Do nối nền phát phân cực thuận nên giữa B' và E cũng có một điện trở động r_e giống như điện trở động r_d trong nối P-N khi phân cực thuận nên: $r_e = \frac{26\text{mV}}{I_E}$

Ngoài ra, ta cũng có điện trở r_b của vùng bán dẫn nền phát (ở đây, ta có thể coi như đây là điện trở giữa B và B'). Do giữa B' và C phân cực nghịch nên có một điện trở r_0 rất lớn. Tuy nhiên, vẫn có dòng điện $i_c = -i_e = i_b$ chạy qua và được coi như mắc song song với r_0 .

* là độ lợi dòng điện xoay chiều trong cách mắc nền chung:

$$\alpha = \alpha_{ac} = \frac{\Delta I_C}{\Delta I_E} = \frac{di_C}{di_E} = \frac{i_c}{i_e}$$

Thông thường α_{ac} gần bằng DC và xấp xỉ bằng đơn vị.

* là độ lợi dòng điện xoay chiều trong cách mắc cực phát chung.

$$\beta = \beta_{ac} = h_{fe} = \frac{\Delta i_C}{\Delta i_B} = \frac{di_C}{di_B} = \frac{i_c}{i_b}$$

Thông thường β_{ac} gần bằng DC và cũng thay đổi theo dòng i_c .

Trị số β , cũng được nhà sản xuất cung cấp.

Như vậy, mô hình của transistor đối với tín hiệu xoay chiều có thể được mô tả như sau:

thường có trị số khoảng vài chục, r_0 rất lớn nên có thể bỏ qua trong mô hình của transistor.

Điện dẫn truyền (transconductance)

Ta thấy rằng, dòng điện cực thu I_C thay đổi theo điện thế nền phát V_{BE} . Người ta có thể biểu diễn sự thay đổi này bằng một đặc tuyến truyền (transfer curve) của transistor. Đặc tuyến này giống như đặc tuyến của diode khi phân cực thuận.

$$I_C = I_{C0} \exp(V_{BE}/V_T) \quad I_C(\text{mA}) = I_{C0} \exp(V_{BE}/V_T)$$

Tiếp tuyến có độ dốc

$$g_m = I_C / V_T$$

Người ta định nghĩa điện dẫn truyền của transistor là:

$$g_m = \frac{\Delta i_c}{\Delta V_{BE}} = \frac{i_c(t)}{v_{be}(t)}$$

Và đó chính là độ dốc của tiếp tuyến với đặc tuyến truyền tại điểm điều hành Q.

Tương tự như diode, ta cũng có:

$$I_C = I_{CES} \cdot e^{\frac{V_{BE}}{V_T}}$$

Trong đó, I_C là dòng điện phân cực cực thu;

I_{CES} là dòng điện rỉ cực thu khi $V_{BE} = 0V$

$$V_T = \frac{KT}{e} \text{ (T: nhiệt độ Kelvin)}$$

Ở nhiệt độ bình thường (250C), $V_T = 26mV$

Ta có thể tính g_m bằng cách lấy đạo hàm của I_C theo V_{BE} .

$$g_m = \frac{dI_C}{dV_{BE}} = \frac{I_{CES}}{V_T} \cdot e^{\frac{V_{BE}}{V_T}}$$

$$\text{Và } g_m = \frac{I_C}{V_T} (\Omega)$$

Ở nhiệt độ bình thường (250C) ta có: $g_m = \frac{I_C}{26mV}$

Tổng trở vào của transistor:

BJT in+ - vin Hình 34

[missing_resource: .wmf]

Người ta định nghĩa tổng trở vào của transistor bằng mô hình sau đây:

Ta có hai loại tổng trở vào: tổng trở vào nhìn từ cực phát E và tổng trở vào nhìn từ cực nền B.

Tổng trở vào nhìn từ cực phát E:

$$i_e = -i_{in} + v_{be} = -v_{in}$$

Hình 35

[missing_resource: .wmf]

ECB

Theo mô hình của transistor đối với tín hiệu xoay chiều, ta có mạch tương đương ở ngõ vào như sau:

$$- + E B' B i_{e i b r_b} - + E B' B i_{e i e}$$

[missing_resource: .wmf]

Hình 36 Vì $i_e = (\beta + 1)i_b$ nên mạch trên có thể vẽ lại như hình phía dưới bằng cách coi như dòng i_e chạy trong mạch và phải thay r_b bằng $\frac{r_b}{\beta + 1}$.

$$\text{Vậy: } R_{in} = \frac{v_{be}}{i_e} = \frac{r_b}{\beta + 1} + r_e = \frac{r_b + (\beta + 1)r_e}{\beta + 1}$$

$$\text{Đặt: } h_{ie} = r_b + (\beta + 1)r_e$$

$$\text{Suy ra: } R_{in} = \frac{h_{ie}}{\beta + 1}$$

Do $\beta \gg 1$, r_b nhỏ nên $\frac{r_b}{\beta + 1} \ll r_e$ nên người ta thường coi như:

[missing_resource: .wmf]

$$B E C + - v_{be} = v_{in} i_b = i_{in} \text{ Hình 37 } R_{in} = r_e + \frac{r_b}{\beta + 1} \approx r_e$$

Tổng trở vào nhìn từ cực nền B:

Xem mô hình định nghĩa sau (hình 37):

Mạch tương đương ngõ vào:

+ -EB' Bibrbiere - +EB' Bibrbib

[missing_resource: .wmf]

Hình 38

Do $i_e = (1 + \beta)i_b$ nên mạch hình (a) có thể được vẽ lại như mạch hình (b).

$$\text{Vậy: } R_{in} = \frac{v_{be}}{i_b} = r_b + (\beta + 1)r_e = h_{ie}$$

Người ta đặt: $r_e = (1 + \beta)^{-1} r_{\pi}$

Thông thường $r_e \gg r_b$ nên: $R_{in} \approx h_{ie} \approx r_{\pi}$

$$\text{Ngoài ra, } r_e = \frac{26\text{mV}}{I_E} \approx \frac{26\text{mV}}{I_C} = \frac{1}{\frac{I_C}{26\text{mV}}} = \frac{1}{g_m}; \text{ Vậy: } r_{\pi} = \frac{\beta}{g_m} \text{ và } r_e = \frac{1}{g_m}$$

$$\text{Ta chú ý thêm là: } r_e \approx \frac{v_{be}}{i_e} = \frac{1}{g_m} \Rightarrow g_m v_{be} = i_e \approx i_c = \beta i_b; \\ \Rightarrow g_m v_{be} = \beta i_b$$

Hiệu ứng Early (Early effect)

Ta xem lại đặc tuyến ngõ ra của transistor trong cách mắc cực phát chung. Năm 1952. J. Early thuộc phòng thí nghiệm Bell đã nghiên cứu và hiện tượng này được mang tên Ông. Ông nhận xét:

Ở những giá trị cao của dòng điện cực thu I_C , dòng I_C tăng nhanh theo V_{CE} (đặc tuyến có dốc đứng).

Ở những giá trị thấp của I_C , dòng I_C tăng không đáng kể khi V_{CE} tăng (đặc tuyến gần như nằm ngang).

01020304050 $V_{CE}(\text{volt})$ Early voltage $V_{CE} = -V_A = -200V$ $I_C(\text{mA})$ I_{CQ} V_{CEQ} $I_C = I_{CQ}$ $V_{CE} = V_{CE} - (-V_A) = V_{CE} + V_A$ V_A Hình 39 Nếu ta kéo dài đặc tuyến này, ta thấy chúng hội tụ tại một điểm nằm trên trục V_{CE} . Điểm này được gọi là điểm điện thế Early V_A . Thông thường trị số này thay đổi từ 150V đến 250V và người ta thường coi $V_A = 200V$.

Người ta định nghĩa tổng trở ra của transistor:

$$r_0 = \frac{\Delta V_{CE}}{I_C} = \frac{V_{CE} - (-V_A)}{I_C - 0} = \frac{V_{CE} + V_A}{I_C}$$

Thường $V_A \gg V_{CE}$ nên: $r_0 = \frac{V_A}{I_C} = \frac{200V}{I_C}$

Mạch tương đương xoay chiều của BJT:

Với tín hiệu có biên độ nhỏ và tần số không cao lắm, người ta thường dùng hai kiểu mẫu sau đây:

Kiểu hỗn tạp: (hybrid-)

Với mô hình tương đương của transistor và các tổng trở vào, tổng trở ra, ta có mạch tương đương hỗn tạp như sau:

BCEvbeibrbr gmvberoi Hình 40(a)

Kiểu mẫu re: (re model)

Cũng với mô hình tương đương xoay chiều của BJT, các tổng trở vào, tổng trở ra, ta có mạch tương đương kiểu re. Trong kiểu tương đương này, người ta thường dùng chung một mạch cho kiểu ráp cực phát chung và cực thu chung và một mạch riêng cho nền chung.

- Kiểu cực phát chung và thu chung:

BC (E)E (C) v_{be} $i_{B, re}$ $i_{B, ic}$ Hình 40(b) $i_{B, IC}$ và $i_{B, IC}$ và $i_{B, IC}$ và $i_{B, IC}$ Kiểu cực phát chung $i_{B, IC}$ và $i_{B, IC}$ Kiểu cực thu chung

- Kiểu cực nền chung

BC $i_{B, re}$ $i_{B, ic}$ Hình (c) $i_{B, IC}$ và $i_{B, IC}$ và $i_{B, IC}$ và $i_{B, IC}$ Kiểu cực nền chung

Thường người ta có thể bỏ r_o trong mạch tương đương khi R_C quá lớn.

Kiểu thông số h: (h-parameter)

Nếu ta coi v_{be} và i_c là một hàm số của i_B và v_{CE} , ta có:

$$v_{BE} = f(i_B, v_{CE}) \text{ và } i_C = f(i_B, v_{CE})$$

Lấy đạo hàm:

$$v_{be} = dv_{BE} = \frac{\partial v_{BE}}{\partial i_B} di_B + \frac{\partial v_{BE}}{\partial v_{CE}} dv_{CE}$$

$$i_c = di_C = \frac{\partial i_C}{\partial i_B} di_B + \frac{\partial i_C}{\partial v_{CE}} dv_{CE}$$

Trong kiểu mẫu thông số h, người ta đặt:

$$h_{ie} = \frac{\partial v_{BE}}{\partial i_B}; h_{re} = \frac{\partial v_{BE}}{\partial v_{CE}}; h_{fe} = \beta = \frac{\partial i_C}{\partial i_B}; h_{oe} = \frac{\partial i_C}{\partial v_{CE}}$$

Vậy, ta có:

$$v_{be} = h_{ie}.i_b + h_{re}.v_{ce}$$

$$i_c = h_{fe}.i_b + h_{oe}.v_{ce}$$

Từ hai phương trình này, ta có mạch điện tương đương theo kiểu thông số h:

$$BCE v_{be} i_{B, hie} i_{B, hre} v_{ce} h_{fe} i_{B, hfe}$$

[missing_resource: .wmf]

Hình 41

hre thường rất nhỏ (ở hàng 10⁻⁴), vì vậy, trong mạch tương đương người ta thường bỏ hre.vce.

So sánh với kiểu hỗn tạp, ta thấy rằng:

$$h_{ie} = r_b + (\beta + 1)r_e = r_b + r_\pi$$

Do $r_b \ll r_\pi$ nên $h_{ie} \approx r_\pi$

Nếu bỏ qua hre, ta thấy:

$$i_b = \frac{v_{be}}{h_{ie}} \text{ Vậy: } h_{fe} i_b = h_{fe} \cdot \frac{v_{be}}{h_{ie}}$$

$$\text{Do đó, } g_m v_{be} = h_{fe} i_b = h_{fe} \frac{v_{be}}{h_{ie}};$$

$$\text{Hay } g_m = \frac{h_{fe}}{h_{ie}}$$

$$\text{Ngoài ra, } r_0 = \frac{1}{h_{oe}}$$

Các thông số h do nhà sản xuất cho biết.

Trong thực hành, r_0 hay $\frac{1}{h_{oe}}$ mắc song song với tải. Nếu tải không lớn lắm (khoảng vài chục K trở lại), trong mạch tương đương, người ta có thể bỏ qua r_0 (khoảng vài trăm K).

BCEvbeibr gmvberoicHình 42BCEvbeibhiehfieibic

[missing_resource: .wmf]

Mạch tương đương đơn giản: (có thể bỏ r_0 hoặc $\frac{1}{h_{oe}}$)

Bài tập cuối chương

1. Tính điện thế phân cực VC, VB, VE trong mạch:

[missing_resource: .wmf]

$$=100/\text{Si}$$

1. Tính IC, VCE trong mạch điện:

$$=100/\text{SiIC}$$

[missing_resource: .wmf]

1. [missing_resource: .wmf]

$$=100/\text{SiVCVEVBTính VB, VC, VE trong mạch điện:}$$

Transistor trường ứng (Field Effect Transistor)

TRANSISTOR TRƯỜNG ỨNG (FIELD EFFECT TRANSISTOR)

Chúng ta đã khảo sát qua transistor thường, được gọi là transistor lưỡng cực vì sự dẫn điện của nó dựa vào hai loại hạt tải điện: hạt tải điện đa số trong vùng phát và hạt tải điện thiểu số trong vùng nền. Ở transistor NPN, hạt tải điện đa số là điện tử và hạt tải điện thiểu số là lỗ trống trong khi ở transistor PNP, hạt tải điện đa số là lỗ trống và hạt tải điện thiểu số là điện tử.

Điện trở ngõ vào của BJT (nhìn từ cực E hoặc cực B) nhỏ, từ vài trăm đến vài K, trong lúc điện trở ngõ vào của đèn chân không rất lớn, gần như vô hạn. Lý do là ở BJT, nối nền phát luôn luôn được phân cực thuận trong lúc ở đèn chân không, lưới khiến luôn luôn được phân cực nghịch so với Catod. Do đó, ngay từ lúc transistor BJT mới ra đời, người ta đã nghĩ đến việc phát triển một loại transistor mới. Điều này dẫn đến sự ra đời của transistor trường ứng.

Ta phân biệt hai loại transistor trường ứng:

- Transistor trường ứng loại nối: Junction FET- JFET
- Transistor trường ứng loại có cổng cách điện: Isulated gate FET- IGFET hay metal-oxyt semiconductor FET-MOSFET.

Ngoài ra, ta cũng khảo sát qua loại VMOS (MOSFET công suất-Vertical chanel MOSFET), CMOS và DMOS.

CẤU TẠO CĂN BẢN CỦA JFET:

Mô hình sau đây mô tả hai loại JFET: kênh N và kênh P.

Hình 1 Thông lộ (kênh) N-Thân p- (được nối với cổng) N⁺N⁺ Vùng nguồn Vùng thoát Vùng cổng P Trong JFET kênh N gồm có hai vùng n⁺ là hai vùng nguồn và thoát. Một vùng n- pha ít tạp chất dùng làm thông lộ (kênh) nối liền vùng nguồn và vùng thoát. Một vùng p- nằm

phía dưới thông lộ là thân và một vùng p nằm phía trên thông lộ. Hai vùng p và p- nối chung với nhau tạo thành cực cổng của JFET.

p+p+n-nSDGTiếp xúc kim loạiKênh p-DSGn+n+p-pSDGTiếp xúc kim loạiKênh n-DSGJFET Kênh PJFET Kênh NKý hiệuHình 2S (Source): cực nguồnD (Drain): cực thoátG (Gate): cực cổng

Nếu so sánh với BJT, ta thấy: cực thoát D tương đương với cực thu C, cực nguồn S tương đương với cực phát E và cực cổng G tương đương với cực nền B.

- JFET kênh N tương đương với transistor NPN.
- JFET kênh P tương đương với transistor PNP.

DSGDSGCEBCEBJFETKênh NJFETKênh PBJTNPNBJTPNP Thoát ThuNguồn PhátCổng NềnHình 3

Cũng giống như transistor NPN được sử dụng thông dụng hơn transistor PNP do dùng tốt hơn ở tần số cao. JFET kênh N cũng thông dụng hơn JFET kênh P với cùng một lý do. Phần sau, ta khảo sát ở JFET kênh N, với JFET kênh P, các tính chất cũng tương tự.

CƠ CHẾ HOẠT ĐỘNG CỦA JFET:

n+Sn+DKênh n-GatepThân p-Vùng hiếmHình 4Khi chưa phân cực, do nồng độ chất pha không đồng đều trong JFET kênh N nên ta thấy vùng hiếm rộng ở thông lộ n- và thân p-, vùng hiếm hẹp ở vùng thoát và nguồn n+.

Bây giờ, nếu ta mắc cực nguồn S và cực cổng G xuống mass, nghĩa là điện thế $V_{GS}=0V$. Điều chỉnh điện thế V_{DS} giữa cực thoát và cực nguồn, chúng ta sẽ khảo sát dòng điện qua JFET khi điện thế V_{DS} thay đổi.

$V_{GS} = 0V$ n+n+p-SDn-pGVDSNối P-N ở vùng thoát được phân cực nghịchHình 5Vì vùng thoát n+ nối với cực dương và vùng cổng G nối với

cực âm của nguồn điện VDS nên nối PN ở vùng thoát được phân cực nghịch, do đó vùng hiếm ở đây rộng ra (xem hình vẽ)

P Gate Thân P- (Gate) Kênh n-n+ thoát Vùng hiếm rộng ID Dòng điện tử rời khỏi thông lộ và đi ra khỏi vùng thoát IS Dòng điện tử từ nguồn S đi vào thông lộ Hình 6

Khi VDS còn nhỏ, dòng điện tử từ cực âm của nguồn điện đến vùng nguồn (tạo ra dòng IS), đi qua thông lộ và trở về cực dương của nguồn điện (tạo ra dòng điện thoát ID).

Nếu thông lộ có chiều dài L, rộng W và dày T thì điện trở của nó là:

$R = \rho \cdot \frac{L}{WT}$; Trong đó, ρ là điện trở suất của thông lộ. Điện trở suất là hàm số theo nồng độ chất pha.

Hình 7 Dài L SDG Thông lộ có bề dày T Bề rộng W

ID (mA) IDSS VDS (volt) VGS = 0V VP (Pinch-off voltage) 0 Dòng điện bão hòa thoát nguồn Vùng tuyến tính Vùng điện trở động thay đổi không tuyến tính Vùng bão hòa vùng dòng điện gần như là hằng số Hình 8

P Gate Thân P- (Gate) Kênh n-n+ thoát Drain Những điện tử có năng lượng cao trong dải dẫn điện xuyên qua vùng hiếm để vào vùng thoát Hình 9 Vùng hiếm chạm nhau (thông lộ bị nghẽn) Những electron bị hút về cực dương của nguồn điện

Khi VDS còn nhỏ (vài volt), điện trở R của thông lộ gần như không thay đổi nên dòng ID tăng tuyến tính theo VDS. Khi VDS đủ lớn, đặc tuyến không còn tuyến tính nữa do R bắt đầu tăng vì thông lộ hẹp dần. Nếu ta tiếp tục tăng VDS đến một trị số nào đó thì hai vùng hiếm chạm nhau, ta nói thông lộ bị nghẽn (pinched off).

Trị số VDS để thông lộ bắt đầu bị nghẽn được gọi là điện thế nghẽn VP (pinched off voltage). Ở trị số này, chỉ có các điện tử có năng lượng cao trong dải dẫn điện mới có đủ sức xuyên qua vùng hiếm để vào vùng

thoát và bị hút về cực dương của nguồn điện VDS tạo ra dòng điện thoát ID.

Nếu ta cứ tiếp tục tăng VDS, dòng điện ID gần như không thay đổi và được gọi là dòng điện bão hoà thoát - nguồn IDSS (chú ý: ký hiệu IDSS khi VGS=0V).

Bây giờ, nếu ta phân cực cổng-nguồn bằng một nguồn điện thế âm VGS (phân cực nghịch), ta thấy vùng hiếm rộng ra và thông lộ hẹp hơn trong trường hợp VGS=0V. Do đó điện trở của thông lộ cũng lớn hơn.

VGS n+n+p-SDn-pGVDSNối P-N ở vùng thoát được phân cực
nghịch Hình 10

P Gate Thân P- (Gate) Kênh n-n+ thoát Thông lộ hẹp hơn nên điện trở lớn hơn. Có nghĩa là ID và IS nhỏ hơn ở cùng một trị VDS khi VGS âm hơn Hình 11 IDVDSVGS < 0VGS = 0IDSSDòng bão hòa ID giảm VPVDS Ứng với trị bão hòa giảm P Gate Thân P- (Gate) Thông lộ n-n+ thoát Thông lộ nghẽn ở trị VDS thấp hơn khi VGS âm vì thông lộ hẹp hơn

Khi VDS còn nhỏ, ID cũng tăng tuyến tính theo VDS, nhưng khi VDS lớn, thông lộ bị nghẽn nhanh hơn, nghĩa là trị số VDS để thông lộ nghẽn nhỏ hơn trong trường hợp VGS=0V và do đó, dòng điện bão hoà ID cũng nhỏ hơn IDSS.

Chùm đặc tuyến ID=f(VDS) với VGS là thông số được gọi là đặc tuyến ra của JFET mắc theo kiểu cực nguồn chung.

VDS (volt)VGS = -4VVGS = -3VVGS = -2VVGS = -1VVGS = 0VID(mA)VDS=VP=8V0VGS = VGS(off) = -8VĐặc tuyến|VDS| = |VP|-|VGS|Vùng bão hòa (vùng dòng điện hằng số) Hình 12

Khi VGS càng âm, dòng ID bão hoà càng nhỏ. Khi VGS âm đến một trị nào đó, vùng hiếm chiếm gần như toàn bộ thông lộ và các điện tử không còn đủ năng lượng để vượt qua được và khi đó ID = 0. Trị số của VGS lúc đó gọi là VGS(off). Người ta chứng minh được trị số này bằng với điện thế nghẽn.

$$|V_{GS(off)}| = |V_P|$$

Vì V_P chính là hiệu thế phân cực ngược các nối P-N vừa đủ để cho các vùng hiếm chạm nhau. Vì vậy, trong vùng bảo hoà ta có:

$$|V_{DS}| + |V_{GS}| = |V_P|$$

n+Sn+DKênh n-GateThân p-Không có hạt tải điện di chuyển qua thông lộ ($I_D = I_S = 0$) Hình 13 Vì nối cổng nguồn được phân cực nghịch, dòng điện I_G chính là dòng điện rỉ ngược nên rất nhỏ, do đó dòng điện chạy vào cực thoát D được xem như bằng dòng điện ra khỏi cực nguồn S. $I_D \approx I_S$.

So sánh với BJT, ta thấy:

DSGCEBIG (rỉ) 0VCBVBEVGSIB nhỏVCEIE I_S I_C I_E I_D I_S ---
VDS+--+Hình 14

Thí dụ: một JFET kênh N có $I_{DSS} = 20\text{mA}$ và $V_{GS(off)} = -10\text{V}$.

Tính I_S khi $V_{GS} = 0\text{V}$? Tính V_{DS} bảo hoà khi $V_{GS} = -2\text{V}$.

Giải:

Khi $V_{GS} = 0\text{V}$ $I_D = I_{DSS} = 20\text{mA}$ và $I_D = I_S = 20\text{mA}$

Ta có: $|V_P| = |V_{GS(off)}| = 10\text{V}$ và
 $|V_{DS}| = |V_P| - |V_{GS}| = 10 - 2 = 8\text{V}$

ĐẶC TÍNH TRUYỀN CỦA JFET.

DSGTín hiệu vàoTín hiệu raCổng chungDSGTín hiệu vàoTín hiệu ra
 Nguồn chungSDGTín hiệu vàoTín hiệu raThoát chungHình 15
 Cũng giống như BJT, người ta cũng có 3 cách ráp của FET (JFET và MOSFET):
 mắc kiểu cực cổng chung (common-gate), cực nguồn chung (common-source) và cực thoát chung (common-drain).

So sánh với BJT NPN, ta thấy có sự tương đương như sau:

Các cực		Cách mắc	
FET	BJT	FET	BJT
Cực thoát DC Cực nguồn SC Cực cổng G	Cực thu CC Cực phát EC Cực nền B	Cực cổng chung Cực nguồn chung Cực thoát chung	Cực nền chung Cực phát chung Cực thu chung

Người ta chứng minh được khi VDS có trị số làm nghẽn thông lộ (JFET hoạt động trong vùng bảo hoà), ID và VGS thoả mãn hệ thức:

$$I_D = I_{DSS} \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]^2 \text{ hay } I_D = I_{DSS} \left[1 + \frac{V_{GS}}{V_P} \right]^2$$

Phương trình này được gọi là phương trình truyền của JFET. Các thông số ID và VGS(off) được nhà sản xuất cho biết.

Để ý là: VGS và VGS(off) âm trong JFET thông lộ n và dương trong thông lộ p.

Người ta cũng có thể biểu thị sự thay đổi của dòng điện thoát ID theo điện thế cổng nguồn VGS trong vùng bảo hoà bằng một đặc tuyến gọi là đặc tuyến truyền bằng cách vẽ đường biểu diễn của phương trình truyền ở trên.

IVVVGGVDD+--+GDSVGS+--VDSID Hình 16

2 4 6 8VDS (volt)VGS = -4VVGS = -3VVGS = -2VVGS = -1VVGS =
 0VID(mA)VP0VGS = VGS(off) = -8VHình 17VGS(off)-8 -6 -4 -2VGS =
 -6V12963Đặc tuyếntruyềnĐặc tuyếnngõ ra

ẢNH HƯỞNG CỦA NHIỆT ĐỘ TRÊN JFET.

Như ta đã thấy trong JFET, người ta dùng điện trường kết hợp với sự phân cực nghịch của nối P-N để làm thay đổi điện trở (tức độ dẫn điện) của thông lộ của chất bán dẫn. cũng như BJT, các thông số của JFET cũng rất nhạy đối với nhiệt độ, ta sẽ khảo sát qua hai tác động chính của nhiệt độ:

Khi nhiệt độ tăng, vùng hiếm giảm, do đó độ rộng của thông lộ tăng lên, do đó điện trở của thông lộ giảm. (I_D tăng)

Khi nhiệt độ tăng, độ linh động của các hạt tải điện giảm (I_D giảm)

Do thông lộ tăng rộng theo nhiệt độ nên $V_{GS(off)}$ cũng tăng theo nhiệt độ. Thực nghiệm cho thấy $|V_{GS(off)}|$ hay $|V_P|$ tăng theo nhiệt độ với hệ số 2,2mV/10C.

Từ công thức: $I_D = I_{DSS} \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]^2$

Cho thấy tác dụng này làm cho dòng điện I_D tăng lên. Ngoài ra, do độ linh động của hạt tải điện giảm khi nhiệt độ tăng làm cho điện trở của thông lộ tăng lên nên dòng điện I_{DSS} giảm khi nhiệt độ tăng, hiệu ứng này làm cho I_D giảm khi nhiệt độ tăng.

Tổng hợp cả hai hiệu ứng này, người ta thấy nếu chọn trị số V_{GS} thích hợp thì dòng thoát I_D không đổi khi nhiệt độ thay đổi. Người ta chứng minh được trị số của V_{GS} đó là:

$|V_{GS}| = |V_P| - 0,63V$ với V_P là điện thế ngưỡng ở nhiệt độ bình thường.

Các hình vẽ sau đây mô tả ảnh hưởng của nhiệt độ trên các đặc tuyến ra, đặc tuyến truyền và đặc tuyến của dòng ID theo nhiệt độ khi VGS làm thông số.

$I_{D0} V_{GS} = 0$
 $V_{GS} = -1V$
 $|V_{GS}| = |V_P| - 0,63V$
 I_{DSS} giảm
 I_D tăng
 $V_{DS} = 250$
 450 Hình 18

$0-100-500$
 50100150
 $I_{DSS}(V_{DS} \text{ cố định})$
 $-550C$
 $250C$
 $+1500C$
 $|V_{GS}| =$
 $|V_P| - 0,63V$
 $V_{GS}(\text{off})$
 $V_{GS} = 0C$
 $|V_{GS}| = |V_P| - 0,63V$
 $V_{GS} = -1V$
 $V_{GS} =$
 $-0V$ Hình 19

Ngoài ra, một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh các hạt tải điện trong vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng IGSS (gate leakage current). Dòng IGSS được nhà sản xuất cho biết. dòng rỉ IGSS chính là dòng điện phân cực nghịch nối P-N giữa cực cổng và cực nguồn. Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát. Dòng IGSS tăng gấp đôi khi nhiệt độ tăng lên 100C.

$$I_{GSS}(t^0C) = I_{GSS}(25^0C) 2^{\frac{(t-25)}{10}}$$

$V_{GG} = 0$
 $I_{GSS} = 0$ Hình 20

MOSFET LOẠI HIẾM (DEPLETION MOSFET: DE MOSFET)

Ta thấy rằng khi áp một điện thế âm vào JFET kênh N thì vùng hiếm rộng ra. Sự gia tăng của vùng hiếm làm cho thông lộ hẹp lại và điện trở của thông lộ tăng lên. Kết quả sau cùng là tạo ra dòng điện ID nhỏ hơn IDSS.

Bây giờ, nếu ta áp điện thế dương VGS vào JFET kênh N thì vùng hiếm sẽ hẹp lại (do phân cực thuận cổng nguồn), thông lộ rộng ra và điện trở thông lộ giảm xuống, kết quả là dòng điện ID sẽ lớn hơn IDSS.

Trong các ứng dụng thông thường, người ta đều phân cực nghịch nối cổng nguồn (VGS âm đối với JFET kênh N và dương đối với JFET kênh P) và được gọi là điều hành theo kiểu hiếm.

JFET cũng có thể điều hành theo kiểu tăng (VGS dương đối với JFET kênh N và âm đối với JFET kênh P) nhưng ít khi được ứng dụng, vì mục đích của JFET là tổng trở vào lớn, nghĩa là dòng điện IG ở cực cổng - nguồn trong JFET sẽ làm giảm tổng trở vào, do đó thông thường người ta giới hạn trị số phân cực thuận của nối cổng - nguồn tối đa là 0,2V (trị số danh định là 0,5V).

VGGGDSIGSSVDSVDD+ -VGS+ -Phân cực kiểu hiếm
Phân cực kiểu tăng (Tối đa 0,2V) + - - 00-4V
VGSVGS = 0,2V
VGS = 0V
VGS = -1V
VGS = -2V
VGS = -3V
VDSIDIDIDSSĐ
Điều hành kiểu tăng
Điều hành kiểu hiếm
0,2V
Hình 21 JFET kênh N

+VGGGDSVDSVDD -VGS - +Phân cực kiểu hiếm
Phân cực kiểu tăng (Tối đa 0,2V) - - +VGGID
Hình 22

Tuy JFET có tổng trở vào khá lớn nhưng cũng còn khá nhỏ so với đèn chân không. Để tăng tổng trở vào, người ta đã tạo một loại transistor trường khác sao cho cực cổng cách điện hẳn cực nguồn. Lớp cách điện là Oxyt bán dẫn SiO₂ nên transistor được gọi là MOSFET.

Ta phân biệt hai loại MOSFET: MOSFET loại hiếm và MOSFET loại tăng.

Hình sau đây mô tả cấu tạo căn bản MOSFET loại hiếm (DE - MOSFET) kênh N và kênh P.

Thân p - Kênh n - n + n + Nguồn SCổng GThoát DTiếp xúc kim loại SiO₂GDSThân UGDSThân nối với nguồn
Ký hiệu DE-MOSFET kênh N
Hình 23

Thân n - Kênh p - p + p + Nguồn SCổng GThoát DTiếp xúc kim loại SiO₂GDSThân UGDSThân nối với nguồn
Ký hiệu DE-MOSFET kênh P
Hình 24

Chú ý rằng DE - MOSFET có 4 cực: cực thoát D, cực nguồn S, cực cổng G và thân U (substrate). Trong các ứng dụng thông thường, thân U được nối với nguồn S.

Để DE-MOSFET hoạt động, người ta áp một nguồn điện VDD vào cực thoát và cực nguồn (cực dương của nguồn điện nối với cực thoát D và cực âm nối với cực nguồn S trong DE-MOSFET kênh N và ngược lại trong DE-MOSFET kênh P). Điện thế VGS giữa cực cổng và cực nguồn có thể âm (DE-MOSFET kênh N điều hành theo kiểu hiếm) hoặc dương (DE-MOSFET kênh P điều hành theo kiểu tăng)

Thân p-Kênh n-n+SGDSiO₂- VDD ++ VGG -n+Thân p-Kênh n-n+
thoátVùng hiếm do cổng âm đẩy các điện tử và thoát dương hút các điện tử về nóTiếp xúc kim loại cực cổngVùng hiếm giữa phân cực nghịch p- và vùng thoát n+Hình 25Điều hành theo kiểu hiếm

Thân p-n-n+SGDSiO₂- VDD +- VGG +n+Điện tử tập trung dưới sức hút nguồn dương của cực cổng làm cho điện trở thông lộ giảmĐiều hành theo kiểu tăngHình 26

Khi $V_{GS} = 0V$ (cực cổng nối thẳng với cực nguồn), điện tử di chuyển giữa cực âm của nguồn điện VDD qua kênh n- đến vùng thoát (cực dương của nguồn điện VDD) tạo ra dòng điện thoát I_D . Khi điện thế V_{DS} càng lớn thì điện tích âm ở cổng G càng nhiều (do cổng G cùng điện thế với nguồn S) càng đẩy các điện tử trong kênh n- ra xa làm cho vùng hiếm rộng thêm. Khi vùng hiếm vừa chắn ngang kênh thì kênh bị nghẽn và dòng điện thoát I_D đạt đến trị số bão hoà I_{DSS} .

Khi V_{GS} càng âm, sự nghẽn xảy ra càng sớm và dòng điện bão hoà I_D càng nhỏ.

Khi V_{GS} dương (điều hành theo kiểu tăng), điện tích dương của cực cổng hút các điện tử về mặt tiếp xúc càng nhiều, vùng hiếm hẹp lại tức thông lộ rộng ra, điện trở thông lộ giảm nhỏ. Điều này làm cho dòng thoát I_D lớn hơn trong trường hợp $V_{GS} = 0V$.

$V_{GS}(\text{off}) < 0$ $V_{GS} = +1V$ $V_{GS} = 0V$ $V_{GS} = -1V$ $V_{GS} = -2V$ $V_{GS} = -3V$
 VDS (volt) ID (mA) IDSS Điều hành kiểu tăng Điều hành kiểu hiếm
 Hình 27 DE-MOSFET kênh N $V_{GS} = +2V$ IDmax Đặc tuyến truyền
 Đặc tuyến ngõ ra ID (mA) Vì cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào của DE-MOSFET lớn hơn JFET nhiều. Cũng vì thế, khi điều hành theo kiểu tăng, nguồn VGS có thể lớn hơn 0,2V. Thế nhưng ta phải có giới hạn của dòng ID gọi là IDMAX. Đặc tuyến truyền và đặc tuyến ngõ ra như sau:

$V_{GS}(\text{off}) > 0$ $V_{GS} = -1V$ $V_{GS} = 0V$ $V_{GS} = +1V$ $V_{GS} = +2V$ $V_{GS} = +3V$
 VDS (volt) ID (mA) IDSS Điều hành kiểu tăng Điều hành kiểu hiếm
 Hình 28 DE-MOSFET kênh P $V_{GS} = -2V$ IDmax Đặc tuyến truyền Đặc tuyến ngõ ra ID (mA)

Như vậy, khi hoạt động, DE-MOSFET giống hệt JFET chỉ có tổng trở vào lớn hơn và dòng rỉ IGSS nhỏ hơn nhiều so với JFET.

MOSFET LOẠI TĂNG (ENHANCEMENT MOSFET: E-MOSFET)

MOSFET loại tăng cũng có hai loại: E-MOSFET kênh N và E-MOSFET kênh P.

Về mặt cấu tạo cũng giống như DE-MOSFET, chỉ khác là bình thường không có thông lộ nối liền giữa hai vùng thoát D và vùng nguồn S.

Thân p-n+n+ Nguồn SCỔng G Thoát D Tiếp xúc kim loại SiO₂ GDS Thân UGDSThân nối với nguồn Ký hiệu E-MOSFET kênh N Hình 29 Thân U Mô hình cấu tạo và ký hiệu được diễn tả bằng hình vẽ sau đây:

Thân n-p+p+ Nguồn SCỔng G Thoát D Tiếp xúc kim loại SiO₂ GDS Thân UGDSThân nối với nguồn Ký hiệu E-MOSFET kênh P Hình 30 Thân U

Khi $V_{GS} < 0V$, (ở E-MOSFET kênh N), do không có thông lộ nối liền giữa hai vùng thoát nguồn nên mặc dù có nguồn điện thế VDD áp vào hai

cực thoát và nguồn, điện tử cũng không thể di chuyển nên không có dòng thoát ID (ID # 0V). Lúc này, chỉ có một dòng điện rỉ rất nhỏ chạy qua.

Thân p-n+SGDSiO₂- VDD +VGS = 0Vn+Mạch tương đươngHình 31

Khi $V_{GS} > 0$, một điện trường được tạo ra ở vùng cổng. Do cổng mang điện tích dương nên hút các điện tử trong nền p- (là hạt tải điện thiểu số) đến tập trung ở mặt đối diện của vùng cổng. Khi V_{GS} đủ lớn, lực hút mạnh, các điện tử đến tập trung nhiều và tạo thành một thông lộ tạm thời nối liền hai vùng nguồn S và thoát D. Điện thế V_{GS} mà từ đó dòng điện thoát ID bắt đầu tăng được gọi là điện thế thêm cổng - nguồn (gate-to-source threshold voltage) $V_{GS(th)}$. Khi V_{GS} tăng lớn hơn $V_{GS(th)}$, dòng điện thoát ID tiếp tục tăng nhanh.

Người ta chứng minh được rằng:

$$I_D = K [V_{GS} - V_{GS(th)}]^2$$

Trong đó: ID là dòng điện thoát của E-MOSFET

K là hằng số với đơn vị $\frac{A}{V^2}$

V_{GS} là điện thế phân cực cổng nguồn.

$V_{GS(th)}$ là điện thế thêm cổng nguồn.

Hằng số K thường được tìm một cách gián tiếp từ các thông số do nhà sản xuất cung cấp.

Thí dụ: Một E-MOSFET kênh N có $V_{GS(th)} = 3,8V$ và dòng điện thoát ID = 10mA khi $V_{GS} = 8V$. Tìm dòng điện thoát ID khi $V_{GS} = 6V$.

Giải: trước tiên ta tìm hằng số K từ các thông số:

$$K = \frac{I_D}{[V_{GS} - V_{GS(th)}]^2} = \frac{10 \cdot 10^{-3}}{[8 - 3,8]^2} = 5,67 \cdot 10^{-4} \frac{A}{V^2}$$

Vậy dòng thoát I_D và V_{GS} là:

$$I_D = K[V_{GS} - V_{GS(th)}]^2 = 5,67 \cdot 10^{-4} [6 - 3,8]^2$$

$$I_D = 2,74 \text{ mA}$$

Thân p-n+SGDSiO₂- VDD +- VGG +n+Thông lộ tạm thời $V_{GS} = V_{GS(th)}$
00VGS $V_{GS} = 6V$ $V_{GS} = 5V$ $V_{GS} = 4V$ $V_{GS} = 3V$ $V_{GS} = 2V$ $V_{DS} \text{ (volt)}$ I_D
(mA) $V_{GS(th)}$ Hình 32 $V_{GS} = 7V$ I_{Dmax} Đặc tuyến truyền Đặc tuyến ngõ
ra I_D (mA) V_{GSmax}

XÁC ĐỊNH ĐIỂM ĐIỀU HÀNH:

$\sim C2C1RD = 820 \text{ } RG = 100K \text{ } v_0(t) v_{GS}(t) \text{ +-+ } VDD = 20V - VGG = -1V$ Hình
33 Ta xem mô hình của một mạch khuếch đại tín hiệu nhỏ dùng JFET
kênh N mắc theo kiểu cực nguồn chung

$RD = 820 \text{ } V_{GS} \text{ +- } VDD = 20V$ Hình 34 $VGG = -1V \text{ +- } VDS$ I_{GSS} I_D RG
100K Mạch tương đương một chiều (tức mạch phân cực) như sau:

Cũng giống như transistor thường (BJT), để xác định điểm điều hành Q,
người ta dùng 3 bước:

Áp dụng định luật Krichoff ở mạch ngõ vào để tìm V_{GS} .

Dùng đặc tuyến truyền hay công thức: $I_D = I_{DSS} \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]^2$ trong
trường hợp DE-MOSFET hoặc công thức $I_D = K[V_{GS} - V_{GS(th)}]^2$ trong
trường hợp E-MOSFET để xác định dòng điện thoát I_D .

Áp dụng định luật Krichoff ở mạch ngõ ra để tìm hiệu điện thế V_{DS} .

Bây giờ, ta thử ứng dụng vào mạch điện hình trên:

Mạch ngõ vào, ta có:

$$V_{GG} - R_G I_{GSS} + V_{GS} = 0$$

$\sim C2C1RD = 820 \text{ RG } 100K \text{ } v_0(t) v_{GS}(t) \text{ } ++VDD = 20V - V_{GG} = -1V$ Hình 36 $v_S(t) \text{ } v_{DS}(t) \text{ } -v_S(t) \text{ } t \text{ } 0 -10mV +10mV$ Giả sử ta áp một tín hiệu xoay

chiều hình sin $v_s(t)$ có biên độ điện thế đỉnh là 10mV vào ngõ vào của một mạch khuếch đại cực nguồn chung dùng JFET kênh N

C1 và C2 là 2 tụ liên lạc, được chọn sao cho có dung kháng rất nhỏ ở tần số của tín hiệu và có thể được xem như nối tắt ở tần số tín hiệu.

Nguồn tín hiệu $v_s(t)$ sẽ chồng lên điện thế phân cực VGS nên điện thế cổng nguồn $v_{GS}(t)$ ở thời điểm t là:

$$v_{GS}(t) = V_{GS} + V_{gs}(t)$$

$$= -1V + 0,01\sin t \text{ (V)}$$

$$v_{GS}(t) \text{ t } -1V \text{ } -1,01V \text{ } -0,99V \text{ } 0 \text{ Hình 37}$$

Nguồn tín hiệu có điện thế đỉnh nhỏ nên điện thế cổng nguồn vẫn luôn luôn âm. Nhờ đặc tuyến truyền, chúng ta thấy rằng điểm điều hành sẽ di chuyển khi VGS thay đổi theo tín hiệu. Ở thời điểm khi VGS ít âm hơn, dòng thoát $i_D(t)$ tăng và khi VGS âm nhiều hơn, dòng thoát $i_D(t)$ giảm. Vậy dòng điện thoát $i_D(t)$ thay đổi cùng chiều với $v_{GS}(t)$ và có trị số quanh dòng phân cực I_D tĩnh (được giả sử là 12,25mA). Độ gia tăng của $i_D(t)$ và độ giảm của $i_D(t)$ bằng nhau với tín hiệu nhỏ (giả sử là 0,035mA). (Xem hình trang sau).

Sự thay đổi dòng điện thoát $i_D(t)$ sẽ làm thay đổi hiệu số điện thế giữa cực thoát và cực nguồn.

Ta có $v_{DS}(t) = V_{DD} - i_D(t).R_D$. Khi $i_D(t)$ có trị số tối đa, thì $v_{DS}(t)$ có trị số tối thiểu và ngược lại. Điều này có nghĩa là sự thay đổi của $v_{DS}(t)$ ngược chiều với sự thay đổi của dòng $i_D(t)$ tức ngược chiều với sự thay đổi của hiệu thế ngõ vào $v_{GS}(t)$, người ta bảo điện thế ngõ ra ngược pha - lệch pha 180o so với điện thế tín hiệu ngõ vào.

Người ta định nghĩa độ lợi của mạch khuếch đại là tỉ số đỉnh đối đỉnh của hiệu thế tín hiệu ngõ ra và trị số đỉnh đối đỉnh của hiệu thế tín hiệu ngõ vào:

$$A_V = \frac{v_o(t)}{v_s(t)}$$

Trong trường hợp của thí dụ trên:

$$A_V = \frac{v_o(t)}{v_s(t)} = \frac{0,0574V_{P-P} \angle -180^\circ}{0,02V_{P-P}}$$

$$A_V = 2,87 \angle -180^\circ$$

Người ta dùng dấu - để biểu diễn độ lệch pha 180°

VGS0ID(mA)Q-1V-1,01V-0.99VVGS(off)12,285mA12,215mARD =
820 v0(t) = vds(t)VDD = +20ViD(t)C2vDS(t)vS(t)t0,01V-0,01V0 t0-
0,99V-1,01V-1vGS(t) t012,285iD(t) (mA)12,21512,250 t09,9837vDS(t)
(V)9,92639,9550v0(t)t0,0287V-0,0287V0Hình 38

* Mạch tương đương của FET với tín hiệu nhỏ:

igvgsvdsidHình 39Người ta có thể coi FET như một tứ cực có dòng điện và điện thế ngõ vào là vgs và ig. Dòng điện và điện thế ngõ ra là vds và id

Do dòng ig rất nhỏ nên FET có tổng trở ngõ vào là:

$$r_\pi = \frac{v_{gs}}{i_g} \text{ rất lớn}$$

Dòng thoát id là một hàm số theo vgs và vds. Với tín hiệu nhỏ (dòng điện và điện thế chỉ biến thiên quanh điểm điều hành), ta sẽ có:

$$i_D = \frac{\partial i_D}{\partial v_{GS}} \bigg|_Q v_{GS} + \frac{\partial i_D}{\partial v_{DS}} \bigg|_Q v_{DS}$$

Người ta đặt:

$$g_m = \frac{\partial i_D}{\partial v_{GS}} \quad \frac{1}{r_o} = \frac{\partial i_D}{\partial v_{DS}}$$

| và |
|Q |Q

Ta có: $i_d = g_m v_{gs} + \frac{1}{r_o} v_{ds}$ (còn thừa nữa là $\frac{1}{r_o} = g_o$)

$$v_{gs} = r_{gs} i_g$$

Hình 40 Các phương trình này được diễn tả bằng giản đồ sau đây gọi là mạch tương đương xoay chiều của FET.

Hình 41 Riêng đối với E-MOSFET, do tổng trở vào r_{gs} rất lớn, nên trong mạch tương đương người ta có thể bỏ r_{gs}

ĐIỆN DẪN TRUYỀN (TRANSCONDUCTANCE) CỦA JFET VÀ DEMOSFET.

Cũng tương tự như ở BJT, một cách tổng quát người ta định nghĩa điện dẫn truyền của FET là tỉ số: $g_m = \frac{i_d(t)}{v_{gs}(t)}$

QVGS (volt) ID(mA) VGS IDVGS(off) IDSS

[missing_resource: .wmf]

Độ dốc tại điểm ID = IDSS là gmoĐộ dốc tại điểm Q là:Hình 42Điện dẫn truyền có thể được suy ra từ đặc tuyến truyền, đó chính là độ dốc của tiếp tuyến với đặc tuyến truyền tại điểm điều hành Q

Về mặt toán học, từ phương trình truyền:

$$I_D = I_{DSS} \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]^2$$

Ta suy ra: $g_m = \frac{dI_D}{dV_{GS}} = I_{DSS} \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]^2$

$$g_m = -\frac{2I_{DSS}}{V_{GS(off)}} = \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]$$

Trị số của g_m khi $V_{GS} = 0$ volt (tức khi $I_D = I_{DSS}$) được gọi là g_{mo} .

Vậy: $g_{mo} = -\frac{2I_{DSS}}{V_{GS(off)}}$

Từ đó ta thấy: $g_m = g_{mo} \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]$

Trong đó: g_m : là điện dẫn truyền của JFET hay DE-MOSFET với tín hiệu nhỏ

g_{mo} : là g_m khi $V_{GS} = 0$ V

V_{GS} : Điện thế phân cực cổng - nguồn

$V_{GS(off)}$: Điện thế phân cực cổng - nguồn làm JFET hay DE-MOSFET ngừng.

Ngoài ra từ công thức: $I_D = I_{DSS} \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]^2$ Ta suy ra:

$$\sqrt{\frac{I_D}{I_{DSS}}} = \left[1 - \frac{V_{GS}}{V_{GS(off)}} \right]$$

Vậy: $g_m = g_{mo} \sqrt{\frac{I_D}{I_{DSS}}}$

Phương trình trên cho ta thấy sự liên hệ giữa điện dẫn truyền g_m với dòng điện thoát I_D tại điểm điều hành Q. g_{mo} được xác định từ các thông số I_{DSS} và $V_{GS(off)}$ do nhà sản xuất cung cấp.

ĐIỆN DẪN TRUYỀN CỦA E-MOSFET.

Do công thức tính dòng điện thoát I_D theo V_{GS} của E-MOSFET khác với JFET và DE-MOSFET nên điện dẫn truyền của nó cũng khác.

Từ công thức truyền của E-MOSFET

$$I_D = K[V_{GS} - V_{GS(th)}]^2$$

$$\text{Ta có: } g_m = \frac{dI_D}{dV_{GS}} = \frac{d}{dV_{GS}} \left[K[V_{GS} - V_{GS(th)}]^2 \right]$$

$$g_m = 2K[V_{GS} - V_{GS(th)}]$$

$$\text{Ngoài ra: } V_{GS} = \sqrt{\frac{I_D}{K}} + V_{GS(th)}$$

$$\text{Thay vào trên ta được: } g_m = 2\sqrt{KI_D}$$

Trong đó:

g_m : là điện dẫn truyền của E-MOSFET cho tín hiệu nhỏ

K : là hằng số với đơn vị Amp/volt²

I_D : Dòng điện phân cực cực thoát D

Ta thấy g_m tùy thuộc vào dòng điện thoát I_D , nếu gọi g_{m1} là điện dẫn truyền của E-MOSFET ứng với dòng thoát I_{D1} và g_{m2} là điện dẫn truyền của E-MOSFET ứng với dòng thoát I_{D2}

V_{GS} (volt) I_D (mA) I_{D1Q} I_{Dmax}

[missing_resource: .wmf]

Độ dốc tại Q là $g_{m1}V_{GS(th)}$ Hình 43 Ta có: $g_{m1} = 2\sqrt{KI_{D1}}$ và

$$g_{m2} = 2\sqrt{KI_{D2}} \text{ nên: } g_{m2} = g_{m1}\sqrt{\frac{I_{D2}}{I_{D1}}}$$

~ ~ ~ ~ ~

TỔNG TRỞ VÀO VÀ TỔNG TRỞ RA CỦA FET.

- Giống như ở BJT, người ta cũng dùng hiệu ứng Early để định nghĩa tổng trở ra của FET (ở vùng bão hòa, khi VDS tăng, dòng điện ID cũng hơi tăng và chùm đặc tuyến ra cũng hội tụ tại một điểm gọi là điện thế Early).

Nếu gọi VA là điện thế Early ta có:

- $r_o = \frac{V_A}{I_D}$ r_o: Tổng trở ra của FET
- 0VDS(volt)Early voltageID(mA)VGSHình 44r_o như vậy thay đổi theo dòng thoát ID và có trị số khoảng vài M đến hơn 10M

- Do JFET thường được dùng theo kiểu hiế (phân cực nghịch nối cổng - nguồn) nên tổng trở vào lớn (hàng trăm M). Riêng E-MOSFET và DE-MOSFET do cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào rất lớn (hàng trăm M). Kết quả là người ta có thể xem gần đúng tổng trở vào của FET là vô hạn.

Với FET : r

vgsGDSr gmvgSr0vdsidHình 45 (a)vgsGDSgmvgSr0vdsidHình 45 (b)vgsGDSgmvgSvdsidHình 45 (c)Trong các mạch sử dụng với tín hiệu nhỏ người ta có thể dùng mạch tương đương cho FET như hình (a) hoặc hình (b). Nếu tải không lớn lắm, trong mạch tương đương người ta có thể bỏ cả r_o

Hình 45

CMOS TUYẾN TÍNH (LINEAR CMOS).

Nếu ta có một E-MOSFET kênh P và một E-MOSFET kênh N mắc như hình sau đây ta được một linh kiện tổ hợp và được gọi là CMOS (Complementary MOSFET).

G1S1D1G2D2S2vi(t)v0(t)Q1 E-MOSFET kênh P Q2 E-MOSFET kênh N Q1 Q2 Hình 46

p-n+n+S2G2D2SiO2 Hình 47 Thân n-p+p+D1S1G1 Thật ra nó được cấu trúc như sau:

Cấu trúc CMOS được dùng rất nhiều trong IC tuyến tính và IC số

+ Bây giờ ta xét mạch căn bản như trên, ta thử xem đáp ứng của CMOS khi tín hiệu vào có dạng xung vuông như hình vẽ. Mạch này được ứng dụng làm cổng đảo và là tầng cuối của OP-AMP (IC thuật toán).

- Khi $v_i = 5V$ ($0 \leq t \leq t_1$); E-MOSFET kênh P ngưng vì $v_{GS}(t)=0V$, trong lúc đó E-MOSFET kênh N dẫn mạnh vì $v_{GS}(t)=5V$ nên điện thế ngõ ra $v_o(t)=0V$.

- Khi $v_i(t)=0V$ ($t \geq t_1$), E-MOSFET kênh P dẫn điện mạnh (vì $v_{GS}(t) = -5V$) trong lúc E-MOSFET kênh N không dẫn điện (vì $v_{GS}(t) = 0V$) nên điện thế ngõ ra $v_o(t)=V_{DD}=5V$.

G1S1D1G2D2S2vi(t)v0(t)Q1Q2 Hình 48 $V_{DD} = 15V$ $v_i(t) \geq 5V$ t_1 $v_o(t) \leq 5V$ t_1

Như vậy, tác dụng của CMOS là một mạch đảo (inverter)

G1S1D1G2D2S2vi(t)v0(t)Q1 PQ2 N Hình 49 $V_{DD} = +15V$

[missing_resource: .wmf]

$v_i(t) \geq 0$ $v_o(t) \leq 0$ Ta xem một mạch khuếch đại đơn giản dùng CMOS tuyến tính:

$$V_{GG} = \frac{V_{DD}}{2} = 7,5V$$

- Khi $v_i(t)$ dương, E-MOSFET kênh N dẫn điện mạnh hơn và E-MOSFET kênh P bắt đầu dẫn điện yếu hơn. Do đó $v_o(t)$ giảm.

- Khi $v_i(t)$ dương, E-MOSFET kênh P dẫn điện mạnh hơn và E-MOSFET kênh N bắt đầu dẫn điện yếu hơn, nên $v_o(t)$ tăng.

Như vậy ta thấy tín hiệu ngõ vào và ngõ ra ngược pha nhau (lệch pha 180°)

MOSFET CÔNG SUẤT: V-MOS VÀ D-MOS.

Các transistor trường ứng (JFET và MOSFET) mà ta đã khảo sát ở trên chỉ thích hợp cho các mạch có biên độ tín hiệu nhỏ như tiền khuếch đại, trộn sóng, khuếch đại cao tần, trung tần, dao động... năm 1976, người ta phát minh ra loại transistor trường có công suất vừa, đến lớn với khả năng dòng thoát đến vài chục ampere và công suất có thể lên đến vài chục Watt.

V-MOS:

Thật ra đây là một loại E-MOSFET cải tiến, cũng là không có sẵn thông lộ và điều hành theo kiểu tăng. sự khác nhau về cấu trúc E-MOSFET và V-MOS được trình bày bằng hình vẽ sau:

Thông lộ sẽ hình thành- thân $n+n+$ Nguồn SCỔng G Thoát D SiO₂ Hình 50 E-MOSFET kênh N
Thông lộ sẽ hình thành Nguồn SCỔng G SiO₂ V-MOS kênh N
Nguồn $S n+n-n+n+pp$ Thoát D

Khi V_{GS} dương và lớn hơn $V_{GS(th)}$, thông lộ được hình thành dọc theo rãnh V và dòng electron sẽ chạy thẳng từ hai nguồn S đến cực thoát D. Vì lý do này nên được gọi là V-MOS (Vertical MOSFET).

D-MOS:

Cũng là một loại E-MOSFET hoạt động theo kiểu tăng, ứng dụng hiện tượng khuếch tán đôi (double-diffused) nên được gọi là D-MOS. Có cấu

trúc như sau:

n+n+Thân n+n-p+p+NguồnSCỔngGNguồnSThoát DDMOS kênh NThông
lộ sẽ hình thànhHình 51

Các đặc tính hoạt động của V-MOS và D-MOS cũng giống như E-MOSFET. Ngoài ra, các đặc điểm riêng của V-MOS và D-MOS là:

- Điện trở động rds khi hoạt động rất nhỏ (thường nhỏ hơn 1)
- Có thể khuếch đại công suất ở tần số rất cao
- Dải thông của mạch khuếch đại công suất có thể lên đến vài chục MHz
- V-MOS và D-MOS cũng có kênh N và kênh P, nhưng kênh N thông dụng hơn
- V-MOS và D-MOS cũng có ký hiệu như E-MOSFET

Họ FET có thể tóm tắt như sau

FETJFETMOSFETJFETkênh NJFETKênh PDE-MOSFETKiểu hiếm +
tăngE-MOSFETKiểu tăngDE-MOSFETKênh NDE-MOSFETKênh PE-
MOSFETKênh NE-MOSFETKênh PV-MOSKênh ND-MOSKênh
NCMOSV-MOSKênh PD-MOSKênh P

Bài tập cuối chương

1. Tính VD, và điện dẫn truyền gm trong mạch:

[missing_resource: .wmf]

$$IDSS = 4mA_{VGS(off)} = -4V_{VD}$$

1. [missing_resource: .wmf]

$I_{DSS} = 4\text{mA}$, $V_{GS(\text{off})} = -4\text{V}$ Trong mạch điện sau, tính điện thế phân cực VD và điện dẫn truyền gm.

2. [missing_resource: graphics1.wmf]

Trong mạch điện sau, tính điện thế phân cực VD, VG. Cho biết E-MOSFET có hệ số $k = 1 \frac{\text{mA}}{\text{V}^2}$ và $V_{GS(\text{th})} = 3\text{V}$.

Linh kiện có 4 lớp bán dẫn PNPNN và những linh kiện khác

LINH KIẾN CÓ BỐN LỚP BÁN DẪN PNPNN VÀ NHỮNG LINH KIẾN KHÁC

SCR (THYRISTOR – SILICON CONTROLLED RECTIFIER).

Cấu tạo và đặc tính:

SCR được cấu tạo bởi 4 lớp bán dẫn PNPNN (có 3 nối PN). Như tên gọi ta thấy SCR là một diode chỉnh lưu được kiểm soát bởi cổng silicium. Các tiếp xúc kim loại được tạo ra các cực Anod A, Catot K và cổng G.

AnodAKCatodGCỔng(Gate) PNPNNCatodGCỔng(Gate)NPNAAnodAPNP
CBECEBAKKGIGIC2IC1IB2T1T2GCẤu tạoMô hình tương đươngMô
hình tương đươngKý hiệuHình 1

Nếu ta mắc một nguồn điện một chiều VAA vào SCR như hình sau. một dòng điện nhỏ IG kích vào cực cổng G sẽ làm nối PN giữa cực cổng G và catot K dẫn phát khởi dòng điện anod IA qua SCR lớn hơn nhiều. Nếu ta đổi chiều nguồn VAA (cực dương nối với catot, cực âm nối với anod) sẽ không có dòng điện qua SCR cho dù có dòng điện kích IG. Như vậy ta có thể hiểu SCR như một diode nhưng có thêm cực cổng G và để SCR dẫn điện phải có dòng điện kích IG vào cực cổng.

AKGCỔng(Gate)PNPNRGVGGRAVAIAIGVAKHình 2

Ta thấy SCR có thể coi như tương đương với hai transistor PNP và NPN liên kết nhau qua ngõ nền và thu

Khi có một dòng điện nhỏ IG kích vào cực nền của Transistor NPN T1 tức cổng G của SCR. Dòng điện IG sẽ tạo ra dòng cực thu IC1 lớn hơn, mà IC1 lại chính là dòng nền IB2 của transistor PNP T2 nên tạo ra dòng thu IC2 lại lớn hơn trước... Hiện tượng này cứ tiếp tục nên cả hai

transistor nhanh chóng trở nên bão hòa. Dòng bão hòa qua hai transistor chính là dòng anod của SCR. Dòng điện này tùy thuộc vào VAA và điện trở tải RA.

Cơ chế hoạt động như trên của SCR cho thấy dòng IG không cần lớn và chỉ cần tồn tại trong thời gian ngắn. Khi SCR đã dẫn điện, nếu ta ngắt bỏ IG thì SCR vẫn tiếp tục dẫn điện, nghĩa là ta không thể ngắt SCR bằng cực cổng, đây cũng là một nhược điểm của SCR so với transistor.

Người ta chỉ có thể ngắt SCR bằng cách cắt nguồn VAA hoặc giảm VAA sao cho dòng điện qua SCR nhỏ hơn một trị số nào đó (tùy thuộc vào từng SCR) gọi là dòng điện duy trì IH (holding current).

Đặc tuyến Volt-Ampere của SCR:

Đặc tuyến này trình bày sự biến thiên của dòng điện anod IA theo điện thế anod-catod VAK với dòng cổng IG coi như thông số.

- Khi SCR được phân cực nghịch (điện thế anod âm hơn điện thế catod), chỉ có một dòng điện rỉ rất nhỏ chạy qua SCR.

- Khi SCR được phân cực thuận (điện thế anod dương hơn điện thế catod), nếu ta nối tắt (hoặc để hở) nguồn VGG ($I_G=0$), khi VAK còn nhỏ, chỉ có một dòng điện rất nhỏ chạy qua SCR (trong thực tế người ta xem như SCR không dẫn điện), nhưng khi VAK đạt đến một trị số nào đó (tùy thuộc vào từng SCR) gọi là điện thế quay về VBO thì điện thế VAK tự động sụt xuống khoảng 0,7V như diode thường. Dòng điện tương ứng bây giờ chính là dòng điện duy trì IH. Từ bây giờ, SCR chuyển sang trạng thái dẫn điện và có đặc tuyến gần giống như diode thường.

Nếu ta tăng nguồn VGG để tạo dòng kích IG, ta thấy điện thế quay về nhỏ hơn và khi dòng kích IG càng lớn, điện thế quay về VBO càng nhỏ.

$0 < I_{IH} < I_{AS} < I_{CR}$ Diode thường $V_{AK} < 0,7V < V_{BO}$ $I_G = 0$ $I_{G2} > I_{G1} > 0$ V_{BR} Hình 3

Các thông số của SCR:

Sau đây là các thông số kỹ thuật chính của SCR

- Dòng thuận tối đa:

Là dòng điện anod IA trung bình lớn nhất mà SCR có thể chịu đựng được liên tục. Trong trường hợp dòng lớn, SCR phải được giải nhiệt đầy đủ. Dòng thuận tối đa tùy thuộc vào mỗi SCR, có thể từ vài trăm mA đến hàng trăm Ampere.

- Điện thế ngược tối đa:

Đây là điện thế phân cực nghịch tối đa mà chưa xảy ra sự hủy thác (breakdown). Đây là trị số VBR ở hình trên. SCR được chế tạo với điện thế nghịch từ vài chục volt đến hàng ngàn volt.

- Dòng chốt (latching current):

Là dòng thuận tối thiểu để giữ SCR ở trạng thái dẫn điện sau khi SCR từ trạng thái ngưỡng sang trạng thái dẫn. Dòng chốt thường lớn hơn dòng duy trì chút ít ở SCR công suất nhỏ và lớn hơn dòng duy trì khá nhiều ở SCR có công suất lớn.

- Dòng cổng tối thiểu (Minimum gate current):

Như đã thấy, khi điện thế VAK lớn hơn VBO thì SCR sẽ chuyển sang trạng thái dẫn điện mà không cần dòng kích IG. Tuy nhiên trong ứng dụng, thường người ta phải tạo ra một dòng cổng để SCR dẫn điện ngay. Tùy theo mỗi SCR, dòng cổng tối thiểu từ dưới 1mA đến vài chục mA. Nói chung, SCR có công suất càng lớn thì cần dòng kích lớn. Tuy nhiên, nên chú ý là dòng cổng không được quá lớn, có thể làm hỏng nối cổng-catod của SCR.

- Thời gian mở (turn – on time):

Là thời gian từ lúc bắt đầu có xung kích đến lúc SCR dẫn gần bão hòa (thường là 0,9 lần dòng định mức). Thời gian mở khoảng vài S. Như vậy, thời gian hiện diện của xung kích phải lâu hơn thời gian mở.

- Thời gian tắt (turn – off time):

Để tắt SCR, người ta giảm điện thế VAK xuống 0Volt, tức dòng anod cũng bằng 0. Thế nhưng nếu ta hạ điện thế anod xuống 0 rồi tăng lên ngay thì SCR vẫn dẫn điện mặc dù không có dòng kích. Thời gian tắt SCR là thời gian từ lúc điện thế VAK xuống 0 đến lúc lên cao trở lại mà SCR không dẫn điện trở lại. Thời gian này lớn hơn thời gian mở, thường khoảng vài chục S. Như vậy, SCR là linh kiện chậm, hoạt động ở tần số thấp, tối đa khoảng vài chục KHz.

- Tốc độ tăng điện thế dv/dt :

AKGCR Hình 4 Ta có thể làm SCR dẫn điện bằng cách tăng điện thế anod lên đến điện thế quay về VBO hoặc bằng cách dùng dòng kích cực cổng. Một cách khác là tăng điện thế anod nhanh tức dv/dt lớn mà bản thân điện thế V anod không cần lớn. Thông số dv/dt là tốc độ tăng thế lớn nhất mà SCR chưa dẫn, vượt trên vị trí này SCR sẽ dẫn điện. Lý do là có một điện dung nội C_b giữa hai cực nền của transistor trong mô hình tương đương của SCR. dòng điện qua tụ là: $i_{cb} = C_b \frac{dV}{dt}$. Dòng điện này chạy vào cực nền của T1. Khi dV/dt đủ lớn thì i_{cb} lớn đủ sức kích SCR. Người ta thường tránh hiện tượng này bằng cách mắc một tụ C và điện trở R song song với SCR để chia bớt dòng i_{cb} .

- Tốc độ tăng dòng thuận tối đa di/dt :

Đây là trị số tối đa của tốc độ tăng dòng anod. Trên trị số này SCR có thể bị hư. Lý do là khi SCR chuyển từ trạng thái ngưỡng sang trạng thái dẫn, hiệu thế giữa anod và catod còn lớn trong lúc dòng điện anod tăng nhanh khiến công suất tiêu tán tức thời có thể quá lớn. Khi SCR bắt đầu dẫn, công suất tiêu tán tập trung ở gần vùng cổng nên vùng này dễ bị hư hỏng. Khả năng chịu đựng của di/dt tùy thuộc vào mỗi SCR.

SCR hoạt động ở điện thế xoay chiều

Khi SCR hoạt động ở điện thế xoay chiều tần số thấp (thí dụ 50Hz hoặc 60Hz) thì vấn đề tắt SCR được giải quyết dễ dàng. Khi không có xung kích thì mạng điện xuống gần 0V, SCR sẽ ngưng. Dĩ nhiên ở bán kỳ âm SCR không hoạt động mặc dù có xung kích.

Tải L~IG220V/50HzIGV TảiGóc dẫnSCR ngưngSCR dẫnHình 5V

Để tăng công suất cho tải, người ta cho SCR hoạt động ở nguồn chỉnh lưu toàn kỳ.

Tải L~IG220V/50HzIGV TảiGóc dẫnHình 6

Vì điện 50Hz có chu kỳ $T=1/50=20\text{ms}$ nên thời gian điện thế xấp xỉ 0V đủ làm ngưng SCR.

Vài Ứng dụng đơn giản:

[missing_resource: .wmf]

220V/50HzĐược chọn tùy theo dòng nạp accu+-Hình 7Mạch đèn khẩn cấp khi mất điện:

Bình thường đèn 6V cháy sáng nhờ nguồn điện qua mạch chỉnh lưu. Lúc này SCR ngưng dẫn do bị phân cực nghịch, accu được nạp qua D1, R1. Khi mất điện, nguồn điện accu sẽ làm thông SCR và thắp sáng đèn.

Mạch nạp accu tự động (trang sau)

[missing_resource: .wmf]

+R1 47 2WR2 47 2WVZ = 11VR4 47 2WVR 750 2WHình 8~220V6V

[missing_resource: .wmf]

220V/50Hz Tải + - VL Hình 12 Góc dẫn Triac dẫn VL

SCS (SILICON – CONTROLLED SWITCH).

NN Anod AK Catod GK Cổng Catod Cấu

tạo PPG AK Cổng Anod KAG KGAA KGKGAMô hình tương đương Hình

13 Ký hiệu KAG KGASCS còn được gọi là Tetrode thyristor (thyristor có 4 cực). Về mặt cấu tạo, SCS giống như SCR nhưng có thêm một cổng gọi là cổng anod nên cổng kia (ở SCR) được gọi là cổng catod.

[missing_resource: .wmf]

Hình 15 Relais đóng mạch báo động Như vậy, khi ta áp một xung dương vào cổng catod thì SCS dẫn điện. Khi SCS đang hoạt động, nếu ta áp một xung dương vào cổng anod thì SCS sẽ ngưng dẫn. Như vậy, đối với SCS, cổng catod dùng để mở SCS, và cổng anod dùng để tắt SCS. Tuy có khả năng như SCR, nhưng thường người ta chỉ chế tạo SCS công suất nhỏ (phần lớn dưới vài trăm miniwatt) và do cổng catod rất nhạy (chỉ cần kích cổng catod khoảng vài chục A) nên SCS được ứng dụng làm một switch điện tử nhạy.

Ví dụ sau là một mạch báo động dùng SCS như một cảm biến điện thế:

Ở ngõ vào thường người ta mắc một miếng kim loại, khi sờ tay vào, SCS dẫn điện Led tương ứng cháy sáng, Relais hoạt động đóng mạch báo động hoạt động.

DIAC

ppnnnn Anod 1 Anod 2 Cấu tạo Anod 1 Anod 2 Ký hiệu Anod 1 Anod 2 Tương đương Anod 1 Anod 2 Hình 16 Về cấu tạo, DIAC giống như một SCR

không có cực cổng hay đúng hơn là một transistor không có cực nền. Hình sau đây mô tả cấu tạo, ký hiệu và mạch tương đương của DIAC.

Khi áp một hiệu điện thế một chiều theo một chiều nhất định thì khi đến điện thế VBO, DIAC dẫn điện và khi áp hiệu thế theo chiều ngược lại thì đến trị số -VBO, DIAC cũng dẫn điện, DIAC thể hiện một điện trở âm (điện thế hai đầu DIAC giảm khi dòng điện qua DIAC tăng). Từ các tính chất trên, DIAC tương đương với hai Diode Zener mắc đối đầu. Thực tế, khi không có DIAC, người ta có thể dùng hai Diode Zener có điện thế Zener thích hợp để thay thế. (Hình 17)

Trong ứng dụng, DIAC thường dùng để mở Triac. Thí dụ như mạch điều chỉnh độ sáng của bóng đèn (Hình 18)

0IV+VBO-VBOHình 17

[missing_resource: .wmf]

Bóng ĐènBóng ĐènCHình 18220V/50Hz

Ở bán kỳ dương thì điện thế tăng, tụ nạp điện cho đến điện thế VBO thì DIAC dẫn, tạo dòng kích cho Triac dẫn điện. Hết bán kỳ dương, Triac tạm ngưng. Đến bán kỳ âm tụ C nạp điện theo chiều ngược lại đến điện thế -VBO, DIAC lại dẫn điện kích Triac dẫn điện. Ta thay đổi VR để thay đổi thời hằng nạp điện của tụ C, do đó thay đổi góc dẫn của Triac đưa đến làm thay đổi độ sáng của bóng đèn.

DIOD SHOCKLEY.

NNAnodAKCatodPPHình 19- K+ AIA-+VfIBOVBO0VfDiod shockley
gồm có 4 lớp bán dẫn PNPN (diod 4 lớp) nhưng chỉ có hai cực. Cấu tạo cơ bản và ký hiệu cùng với đặc tuyến Volt-Ampere khi phân cực thuận được mô tả ở hình vẽ sau đây:

Ta thấy đặc tuyến giống như SCR lúc dòng cổng $I_G=0V$, nhưng điện thế quay về VBO của Diod shockley nhỏ hơn nhiều. Khi ta tăng điện thế phân cực thuận, khi điện thế anod-catod tới trị số VBO thì Diod shockley bắt đầu dẫn, điện thế hai đầu giảm nhỏ và sau đó hoạt động như Diod bình thường.

[missing_resource: .wmf]

Tải Hình 20 220V/50Hz Áp dụng thông thường của Diod shockley là dùng để kích SCR. Khi phân cực nghịch, Diod shockley cũng không dẫn điện.

- Bán kỳ dương, tụ C nạp điện đến điện thế VBO thì Diod shockley dẫn điện, kích SCR dẫn.

Bán kỳ âm, Diod shockley ngưng, SCR cũng ngưng.

GTO (GATE TURN – OFF SWITCH).

GTO là một linh kiện có 4 lớp bán dẫn PNPN như SCR. cấu tạo và ký hiệu được mô tả như sau:

NN Anod AK Catod PPG Cổng G Cổng Anod AK Catod Hình 21 Ký hiệu

Tuy có ký hiệu khác với SCR và SCS nhưng các tính chất thì tương tự. Sự khác biệt cơ bản cũng là sự tiến bộ của GTO so với SCR hoặc SCS là có thể mở hoặc tắt GTO chỉ bằng một cổng (mở GTO bằng cách đưa xung dương vào cực cổng và tắt GTO bằng cách đưa xung âm vào cực cổng).

- So với SCR, GTO cần dòng điện kích lớn hơn (thường hàng trăm mA)

AKR2 VAA=+200V+VoR1 VRC1 VR Hình 22 AKG- Một tính chất quan trọng nữa của GTO là tính chuyển mạch. Thời gian mở của GTO cũng giống như SCR (khoảng 1 s), nhưng thời gian tắt (thời gian chuyển từ trạng thái dẫn điện sang trạng thái ngưng dẫn) thì nhỏ hơn SCR rất

nhiều (khoảng 1 s ở GTO và từ 5 s đến 30 s ở SCR). Do đó GTO dùng như một linh kiện có chuyển mạch nhanh. GTO thường được dùng rất phổ biến trong các mạch đếm, mạch tạo xung, mạch điều hoà điện thế... mạch sau đây là một ứng dụng của GTO để tạo tín hiệu răng cưa kết hợp với Diod Zener.

Khi cấp điện, GTO dẫn, anod và catod xem như nối tắt. C1 nạp điện đến điện thế nguồn VAA, lúc đó $V_{GK} < 0$ làm GTO ngưng dẫn. Tụ C1 xả điện qua $R_3 = V_R + R_2$. Thời gian xả điện tùy thuộc vào thời hằng $\tau = R_3 C_1$. Khi $V_o < V_Z$, GTO lại dẫn điện và chu kỳ mới lại được lập lại.

Hình 23 V_o VAA V_Z 0

UJT (UNI JUNCTION TRANSISTOR – TRANSISTOR ĐỘC NỐI).

Transistor thường (BJT) gọi là Transistor lưỡng cực vì có hai nối PN trong lúc UJT chỉ có một độ nối P-N. Tuy không thông dụng như BJT, nhưng UJT có một số đặc tính đặc biệt nên một thời đã giữ vai trò quan trọng trong các mạch tạo dạng sóng và định giờ.

Cấu tạo và đặc tính của UJT:

n-p B2 B1 Nền Nền E Phát E B2 B1 E B1 B2 Hình 24 Hình sau đây mô tả cấu tạo đơn giản hoá và ký hiệu của UJT

Một thỏi bán dẫn pha nhẹ loại n- với hai lớp tiếp xúc kim loại ở hai đầu tạo thành hai cực nền B1 và B2. Nối PN được hình thành thường là hợp chất của dây nhôm nhỏ đóng vai trò chất bán dẫn loại P. Vùng P này nằm cách vùng B1 khoảng 70% so với chiều dài của hai cực nền B1, B2. Dây nhôm đóng vai trò cực phát E.

[missing_resource: .wmf]

Mạch tương đương của UJT ở Hình 25. Hình sau đây trình bày cách áp dụng điện thế một chiều vào các cực của UJT để khảo sát các đặc tính của nó.

- Khi chưa áp VEE vào cực phát E (cực phát E để hở) thời bán dẫn là một điện trở với nguồn điện thế VBB, được ký hiệu RBB và gọi là điện trở liên nền (thường có trị số từ 4 K đến 10 K). Từ mô hình tương đương ta thấy Diod được dùng để diễn tả nối P-N giữa vùng P và vùng n-. Điện trở RB1 và RB2 diễn tả điện trở của thời bán dẫn n-. Như vậy:

$$R_{\text{BB}} = R_{B1} + R_{B2} \big|_{I_E=0}$$

Vậy điện thế tại điểm A là:

$$V_A = \frac{R_{B1}}{R_{B1} + R_{B2}} V_{BB} = \eta \cdot V_{BB} > 0$$

Trong đó: $\eta = \frac{R_{B1}}{R_{B1}+R_{B2}} = \frac{R_{B1}}{R_{BB}}$ được gọi là tỉ số nội tại (intrinsic stand-off) RBB và được cho bởi nhà sản xuất.

- Bây giờ, ta cấp nguồn VEE vào cực phát và nền B1 (cực dương nối về cực phát). Khi $VEE=0V$ (nối cực phát E xuống mass), vì VA có điện thế dương nên Diod được phân cực nghịch và ta chỉ có một dòng điện rỉ nhỏ chạy ra từ cực phát. tăng VEE lớn dần, dòng điện I_E bắt đầu tăng theo chiều dương (dòng rỉ ngược I_E giảm dần, và triệt tiêu, sau đó dương dần). Khi VE có trị số

$$VE=VD+VA$$

$V_E = 0,5V + V_{B2B1}$ (ở đây $V_{B2B1} = V_{BB}$) thì Diod phân cực thuận và bắt đầu dẫn điện mạnh.

Vùng điện trở âm 0VEIEVPVVIPIV0ĐỉnhThung lũngVEIEVPPIV0VHình 26Điện thế $VE=0,5V + VB2B1=VP$ được gọi là điện thế đỉnh (peak-point voltage) của UJT.

Khi $V_E = V_P$, nối P-N phân cực thuận, lỗ trống từ vùng phát khuếch tán vào vùng n- và di chuyển đến vùng nền B1, lúc đó lỗ trống cũng hút các

điện tử từ mass lên. Vì độ dẫn điện của chất bán dẫn là một hàm số của mật độ điện tử di động nên điện trở RB1 giảm. Kết quả là lúc đó dòng IE tăng và điện thế VE giảm. Ta có một vùng điện trở âm.

Điện trở động nhìn từ cực phát E trong vùng điện trở âm là: $r_d = -\frac{\Delta V_E}{\Delta I_E}$

Khi IE tăng, RB1 giảm trong lúc RB2 ít bị ảnh hưởng nên điện trở liên nền RBB giảm. Khi IE đủ lớn, điện trở liên nền RBB chủ yếu là RB2. Kết thúc vùng điện trở âm là vùng thung lũng, lúc đó dòng IE đủ lớn và RB1 quá nhỏ không giảm nữa (chú ý là dòng ra cực nền B1) gồm có dòng điện liên nền IB cộng với dòng phát IE) nên VE không giảm mà bắt đầu tăng khi IE tăng. Vùng này được gọi là vùng bảo hòa.

Như vậy ta nhận thấy:

- Dòng đỉnh IP là dòng tối thiểu của cực phát E để đặt UJT hoạt động trong vùng điện trở âm. Dòng điện thung lũng IV là dòng điện tối đa của IE trong vùng điện trở âm.

- Tương tự, điện thế đỉnh VP là điện thế thung lũng VV là điện thế tối đa và tối thiểu của VEB1 đặt UJT trong vùng điện trở âm.

Trong các ứng dụng của UJT, người ta cho UJT hoạt động trong vùng điện trở âm, muốn vậy, ta phải xác định điện trở RE để $IP < IE < IV$

Q

[missing_resource: .wmf]

VEB1IE0VEB1IE0IPIVVVPVBB > VPREmaxREminHình 27Thí dụ trong mạch sau đây, ta xác định trị số tối đa và tối thiểu của RE

Ta có: $R_{E\max} = -\frac{\Delta V}{\Delta I} = -\frac{V_{BB}-V_P}{0-I_P} = \frac{V_{BB}-V_P}{I_P}$

Và $R_{E\min} = -\frac{\Delta V}{\Delta I} = -\frac{V_{BB}-V_V}{0-IV} = \frac{V_{BB}-V_V}{I_V}$

Như vậy: $\frac{V_{BB}-V_V}{I_V} \leq R_E \leq \frac{V_{BB}-V_P}{I_P}$

Các thông số kỹ thuật của UJT và vấn đề ổn định nhiệt cho đỉnh:

Sau đây là các thông số của UJT:

- Điện trở liên nền RBB: là điện trở giữa hai cực nền khi cực phát để hở. RBB tăng khi nhiệt độ tăng theo hệ số 0,8%/10C

- Tỉ số nội tại: $\eta = \frac{R_{B1}}{R_{B1}+R_{B2}} = \frac{R_{B1}}{R_{BB}}$ Tỉ số này cũng được định nghĩa khi cực phát E để hở.

- Điện thế đỉnh VP và dòng điện đỉnh IP. VP giảm khi nhiệt độ tăng vì điện thế ngưỡng của nối PN giảm khi nhiệt độ tăng. Dòng IP giảm khi VBB tăng.

- Điện thế thung lũng VV và dòng điện thung lũng IV. Cả VV và IV đều tăng khi VBB tăng.

- Điện thế cực phát bão hòa VEsat: là hiệu điện thế giữa cực phát E và cực nền B1 được đo ở IE=10mA hay hơn và VBB ở 10V. Trị số thông thường của VEsat là 4 volt (lớn hơn nhiều so với diod thường).

Ổn định nhiệt cho đỉnh: Điện thế đỉnh VP là thông số quan trọng nhất của UJT. Như đã thấy, sự thay đổi của điện thế đỉnh VP chủ yếu là do điện thế ngưỡng của nối PN vì tỉ số thay đổi không đáng kể.

[missing_resource: .wmf]

Hình 28 Người ta ổn định nhiệt cho VP bằng cách thêm một điện trở nhỏ R2 (thường khoảng vài trăm ohm) giữa nền B2 và nguồn VBB. Ngoài ra người ta cũng mắc một điện trở nhỏ R1 cũng khoảng vài trăm ohm ở cực nền B1 để lấy tín hiệu ra.

Khi nhiệt độ tăng, điện trở liên nền RBB tăng nên điện thế liên nền VB2B1 tăng. Chọn R2 sao cho sự tăng của VB2B1 bù trừ sự giảm của điện thế ngưỡng của nối PN. Trị của R2 được chọn gần đúng theo công thức: $R_2 \approx \frac{(0,4 \rightarrow 0,8) R_{BB}}{\eta V_{BB}}$

Ngoài ra R2 còn phụ thuộc vào cấu tạo của UJT. Trị chọn theo thực nghiệm khoảng vài trăm ohm.

Ứng dụng đơn giản của UJT:

Mạch dao động thư giãn (relaxation oscillator)

[missing_resource: .wmf]

VEtVC1 = VP0C1 nạpC1 xả (rất nhanh)VB2VB1VEtttVPVVHình 29Người ta thường dùng UJT làm thành một mạch dao động tạo xung. Dạng mạch và trị số các linh kiện điển hình như sau:

Khi cấp điện, tụ C1 bắt đầu nạp điện qua điện trở RE. (Diod phát-nền 1 bị phân cực nghịch, dòng điện phát IE xấp xỉ bằng không). Điện thế hai đầu tụ tăng dần, khi đến điện thế đỉnh VP, UJT bắt đầu dẫn điện. Tụ C1 phóng nhanh qua UJT và điện trở R1. Điện thế hai đầu tụ (tức VE) giảm nhanh đến điện thế thung lũng VV. Đến đây UJT bắt đầu ngưng và chu kỳ mới lập lại.

[missing_resource: .wmf]

Hình 30220V/50HzTải* Dùng UJT tạo xung kích cho SCR

- Bán kỳ dương nếu có xung đưa vào cực cổng thì SCR dẫn điện. Bán kỳ âm SCR ngưng.

- Điều chỉnh góc dẫn của SCR bằng cách thay đổi tần số dao động của UJT.

PUT (Programmable Unijunction Transistor).

Như tên gọi, PUT giống như một UJT có đặc tính thay đổi được. Tuy vậy về cấu tạo, PUT khác hẳn UJT

N N Anod AK Catod PPG CỔNG G CỔNG Anod AK Catod Cấu tạo Ký hiệu Phân cực

[missing_resource: .wmf]

Hình 31

Để ý là cổng G nằm ở vùng N gần anod nên để PUT dẫn điện, ngoài việc điện thế anod lớn hơn điện thế catod, điện thế anod còn phải lớn hơn điện thế cổng một điện thế ngưỡng của nối PN.

Ta có: $V_{GK} = \frac{R_{B1}}{R_{B1} + R_{B2}} V_{BB} = \eta V_{BB}$

Trong đó: $\eta = \frac{R_{B1}}{R_{B1} + R_{B2}}$ như được định nghĩa trong UJT

Tuy nhiên, nên nhớ là UJT, R_{B1} và R_{B2} là điện trở nội của UJT, Trong lúc ở PUT, R_{B1} và R_{B2} là các điện trở phân cực bên ngoài.

VAK 0 I P I V I A V P Vùng điện trở âm Hình 32 Đặc tuyến của dòng IA theo điện thế cổng VAK cũng giống như ở UJT

Điện thế đỉnh VP được tính bởi: $V_P = V_D + V_{BB}$

mà $V_D = 0,7V$ (thí dụ Si)

$V_G = V_{BB} \quad V_P = V_G + 0,7V$

Tuy PUT và UJT có đặc tính giống nhau nhưng dòng điện đỉnh và thung lũng của PUT nhỏ hơn UJT

tVA0VPVV

[missing_resource: .wmf]

KXảNạpHình 33+ Mạch dao động thư giãn dùng PUT

Chú ý trong mạch dùng PUT, ngõ xả của tụ điện là anod. Tín hiệu ra được sử dụng thường lấy ở catod (và có thể dùng kích SCR như ở UJT)

VGVKttVK = VBBVK = VP-VVHình 3434

Linh kiện quang điện tử

Để cập đến một số các linh kiện quang điện tử thông dụng như quang điện trở, quang diod, quang transistor, led... các linh kiện quang điện tử quá đặc biệt không được đề cập đến.

ÁNH SÁNG.

Sóng vô tuyến trong hệ thống truyền thanh, truyền hình, ánh sáng phát ở đèn tia X trong y khoa... Tuy có các công dụng khác nhau nhưng lại có chung một bản chất và được gọi là sóng điện từ hay bức xạ điện từ. Điểm khác nhau cơ bản của sóng điện từ là tần số hay bước sóng. Giữa tần số và bước sóng liên hệ bằng hệ thức $\lambda = \frac{c}{f}$

Trong đó c là vận tốc ánh sáng = 3.10^8 m/s

f là tần số tính bằng Hz

Bước sóng tính bằng m. Ngoài ra người ta thường dùng các ước số:

$\mu\text{m} = 10^{-6}\text{m}$; $\text{nm} = 10^{-9}\text{m}$ và $\text{\AA} = 10^{-10}\text{m}$

Sự khác biệt về tần số dẫn đến một sự khác biệt quan trọng khác là ta có thể thấy được sóng điện từ hay không. Mắt người chỉ thấy được sóng điện từ trong một dải tần số rất hẹp gọi là ánh sáng thấy được hay thường gọi tắt là ánh sáng. Về phía tần số thấp hơn gọi là bức xạ hồng ngoại (infrared) và phía tần số cao hơn gọi là bức xạ tử ngoại (ultraviolet).

Ta chỉ có thể thấy được bức xạ có tần số khoảng 4.10^{14} Hz (tức bước sóng 750nm) đến tần số khoảng $7.8.10^{14}$ Hz (tức bước sóng khoảng 380nm)

Hồng ngoại($\lambda > 750\text{nm}$)
Tử ngoại($\lambda < 380\text{nm}$)

Trong vùng ánh sáng thấy được, nếu chỉ có một khoảng ngắn của dải tần số nói trên thì cảm giác của mắt ghi nhận được 7 màu:

380nm 430 470 500 560 590 650 750nm TímViolet	LơBlue	LamCyan	Xanh láGreen	VàngYellow	CamOrange	ĐỏRed
---	--------	---------	-----------------	------------	-----------	-------

Chú ý là giới hạn trên chỉ có tính cách tương đối. Sự khác nhau về tần số lại dẫn đến một sự khác biệt quan trọng nữa đó là năng lượng bức xạ. Năng lượng bức xạ tỉ lệ với tần số theo công thức: $E = h.f$ với h : hằng số planck = $6,624.10^{-34}$ J.sec

Như ta thấy, biên độ trung bình của phổ được gọi là cường độ sáng và được đo bằng đơn vị footcandles. Thí dụ nguồn sáng là một bóng đèn tròn, thì ở một điểm càng xa nguồn, cường độ sáng càng yếu nhưng số lượng ánh sáng tỏa ra trong một góc khối (hình nón) là không đổi và được gọi là quang thông. Đơn vị của quang thông là Lumens (Lm) hay Watt.

$1 \text{ Lm} = 1,496.10^{-10} \text{ watt}$

Đơn vị của cường độ ánh sáng là foot-candles (fc), Lm/ft² hay W/m². Trong đó:

$1 \text{ Lm/ft}^2 = 1 \text{ fc} = 1,609.10^{-12} \text{ W/m}^2$

QUANG ĐIỆN TRỞ (PHOTORESISTANCE).

Hình dạng Ký hiệu Hình 1 Là điện trở có trị số càng giảm khi được chiếu sáng càng mạnh. Điện trở tối (khi không được chiếu sáng - ở trong bóng tối) thường trên 1M , trị số này giảm rất nhỏ có thể dưới 100 khi được chiếu sáng mạnh

Nguyên lý làm việc của quang điện trở là khi ánh sáng chiếu vào chất bán dẫn (có thể là Cadmium sulfide – CdS, Cadmium selenide – CdSe) làm phát sinh các điện tử tự do, tức sự dẫn điện tăng lên và làm giảm điện trở của chất bán dẫn. Các đặc tính điện và độ nhạy của quang điện trở dĩ nhiên tùy thuộc vào vật liệu dùng trong chế tạo.

Điện trở 0fc1000100001050,1101001000 Hình 2

Về phương diện năng lượng, ta nói ánh sáng đã cung cấp một năng lượng $E=h.f$ để các điện tử nhảy từ dải hóa trị lên dải dẫn điện. Như vậy năng lượng cần thiết $h.f$ phải lớn hơn năng lượng của dải cấm.

Vài ứng dụng của quang điện trở:

Quang điện trở được dùng rất phổ biến trong các mạch điều khiển

1. Mạch báo động:

SCR Nguồn sáng hồng ngoại R1 Bóng đèn hoặc chuông tải B+ Hình 3

Khi quang điện trở được chiếu sáng (trạng thái thường trực) có điện trở nhỏ, điện thế cổng của SCR giảm nhỏ không đủ dòng kích nên SCR ngưng. Khi nguồn sáng bị chặn, R tăng nhanh, điện thế cổng SCR tăng làm SCR dẫn điện, dòng điện qua tải làm cho mạch báo động hoạt động.

Người ta cũng có thể dùng mạch như trên, với tải là một bóng đèn để có thể cháy sáng về đêm và tắt vào ban ngày. Hoặc có thể tải là một relais để điều khiển một mạch báo động có công suất lớn hơn.

[missing_resource: .wmf]

Bóng đèn A Hình 4 220V/50Hz 2. Mạch mở điện tự động về đêm dùng điện AC:

Ban ngày, trị số của quang điện trở nhỏ. Điện thế ở điểm A không đủ để mở Diac nên Triac không hoạt động, đèn tắt. về đêm, quang trở tăng trị số, làm tăng điện thế ở điểm A, thông Diac và kích Triac dẫn điện, bóng đèn sáng lên.

QUANG DIOD (PHOTODIODE).

Ta biết rằng khi một nối P-N được phân cực thuận thì vùng hiếm hẹp và dòng thuận lớn vì do hạt tải điện đa số (điện tử ở chất bán dẫn loại N và lỗ trống ở chất bán dẫn loại P) di chuyển tạo nên. Khi phân cực nghịch, vùng hiếm rộng và chỉ có dòng điện rỉ nhỏ (dòng bão hòa nghịch I_0) chạy qua.

RV Ký hiệu Phân cực Hình 5

Bây giờ ta xem một nối P-N được phân cực nghịch. Thí nghiệm cho thấy khi chiếu sáng ánh sáng vào mối nối (giả sử diod được chế tạo trong suốt), ta thấy dòng điện nghịch tăng lên gần như tỉ lệ với quang thông trong lúc dòng điện thuận không tăng. Hiện tượng này được dùng để chế tạo quang diod.

Khi ánh sáng chiếu vào nối P-N có đủ năng lượng làm phát sinh các cặp điện tử - lỗ trống ở sát hai bên mối nối làm mật độ hạt tải điện thiểu số tăng lên. Các hạt tải điện thiểu số này khuếch tán qua mối nối tạo nên

dòng điện đáng kể cộng thêm vào dòng điện bão hòa nghịch I_0 tự nhiên của diod, thường là dưới vài trăm nA với quang diod Si và dưới vài chục A với quang diod Ge.

Độ nhạy của quang diod tùy thuộc vào chất bán dẫn là Si, Ge hay Selenium... Hình vẽ sau đây cho thấy độ nhạy đó theo tần số của ánh sáng chiếu vào các chất bán dẫn này:

(A)Độ nhạy (%)10075502520004000600080001000012000140000SiSeGeTỬ ngoạiÁnh sáng thấy đượcHồng ngoại04000fc3000fc2000fc1000fcL = 0Điện thế phân cực nghịchHình 7Dòng điện nghịch mA
Dòng tối0,10,20,30,40,5

Đặc tuyến V-I của quang diod với quang thông là thông số cho thấy ở quang thông nhỏ khi điện thế phân cực nghịch nhỏ, dòng điện tăng theo điện thế phân cực, nhưng khi điện thế phân cực lớn hơn vài volt, dòng điện gần như bão hòa (không đổi khi điện thế phân cực nghịch tăng). khi quang thông lớn, dòng điện thay đổi theo điện thế phân cực nghịch. Tần số hoạt động của quang diod có thể lên đến hàng MHz. Quang diod cũng như quang điện trở thường được dùng trong các mạch điều khiển để đóng - mở mạch điện (dẫn điện khi có ánh sáng chiếu vào và ngưng khi tối).

QUANG TRANSISTOR (PHOTO TRANSISTOR).

Quang transistor là nối rộng đương nhiên của quang diod. Về mặt cấu tạo, quang transistor cũng giống như transistor thường nhưng cực nền để hở. Quang transistor có một thấu kính trong suốt để tập trung ánh sáng vào nối P-N giữa thu và nền.

Khi cực nền để hở, nối nền-phát được phân cực thuận chút ít do các dòng điện rỉ (điện thế VBE lúc đó khoảng vài chục mV ở transistor Si) và nối thu-nền được phân cực nghịch nên transistor ở vùng tác động.

0 5 4 3 2 1VCEĐặc tuyến V-IQuang thông12345IC (mA)NPNBhfRVCCICvoltKý hiệuPhân cựcHình 8Vì nối thu-nền được phân cực nghịch nên có dòng rỉ I_{co} chạy giữa cực thu và cực nền. Vì cực nền bỏ trống, nối nền-phát được phân cực thuận chút ít nên dòng điện cực thu là $I_{co}(1+\beta)$. Đây là dòng tối của quang transistor.

Khi có ánh sáng chiếu vào mối nối thu nền thì sự xuất hiện của các cặp điện tử và lỗ trống như trong quang diod làm phát sinh một dòng điện I_{ph} do ánh sáng nên dòng điện thu trở thành: $I_C = (1+\beta)I_{co} + I_{ph}$

Như vậy, trong quang transistor, cả dòng tối lẫn dòng chiếu sáng đều được nhân lên $(1+\beta)$ lần so với quang diod nên dễ dàng sử dụng hơn. Hình trên trình bày đặc tính V-I của quang transistor với quang thông là một thông số. Ta thấy đặc tuyến này giống như đặc tuyến của transistor thường mắc theo kiểu cực phát chung.

Có nhiều loại quang transistor như loại một transistor dùng để chuyển mạch dùng trong các mạch điều khiển, mạch đếm... loại quang transistor Darlington có độ nhạy rất cao. Ngoài ra người ta còn chế tạo các quang SCR, quang triac...

Quang transistorQuang DarlingtonAKQuang SCRT2T1GQuang TRIACHình 9

Vài ứng dụng của quang transistor:

1. Quang kế:

Đây là mạch đơn giản để đo cường độ ánh sáng, biến trở 5K dùng để chuẩn máy nhờ một quang kế mẫu. Khi ánh sáng chiếu vào càng mạch, quang transistor càng dẫn mạnh, kim điện kế lệch càng nhiều. Dĩ nhiên ở mạch trên ta cũng có thể dùng quang điện trở hay quang diod nhưng kém nhạy hơn.

9V5K KHình 10

[missing_resource: .wmf]

Hình 112. Đóng hay tắt Relais:

Trong mạch đóng relais, khi quang transistor được chiếu sáng nó dẫn điện làm T1 thông, Relais hoạt động. Ngược lại trong mạch tắt relais, ở trạng thái thường trực quang transistor không được chiếu sáng nên quang transistor ngưng và T1 luôn thông, Relais ở trạng thái đóng. Khi được chiếu sáng, quang transistor dẫn mạnh làm T1 ngưng, Relais không hoạt động (ở trạng thái tắt).

DIOD PHÁT QUANG (LED-LIGHT EMITTING DIODE).

Ở quang trở, quang diod và quang transistor, năng lượng của ánh sáng chiếu vào chất bán dẫn và cấp năng lượng cho các điện tử vượt dải cấm. Ngược lại khi một điện tử từ dải dẫn điện rơi xuống dải hoá trị thì sẽ phát ra một năng lượng $E=h.f$

Dải dẫn điện Dải hoá trị Dải cấm Hình 12 Khi phân cực thuận một nối P-N, điện tử tự do từ vùng N xuyên qua vùng P và tái hợp với lỗ trống (về phương diện năng lượng ta nói các điện tử trong dải dẫn điện – có năng lượng cao – rơi xuống dải hoá trị - có năng lượng thấp – và kết hợp với lỗ trống), khi tái hợp thì sinh ra năng lượng.

Đối với diod Ge, Si thì năng lượng phát ra dưới dạng nhiệt. Nhưng đối với diod cấu tạo bằng GaAs (Gallium Arsenide) năng lượng phát ra là ánh sáng hồng ngoại (không thấy được) dùng trong các mạch báo động, điều khiển từ xa...). Với GaAsP (Gallium Arsenide phosphor) năng lượng phát ra là ánh sáng vàng hay đỏ. Với GaP (Gallium phosphor), năng lượng ánh sáng phát ra màu vàng hoặc xanh lá cây. Các Led phát ra ánh sáng thấy được dùng để làm đèn báo, trang trí... Phần ngoài của LED có một thấu kính để tập trung ánh sáng phát ra ngoài.

Ký hiệu

[missing_resource: .wmf]

Phân cực

[missing_resource: .wmf]

Đặc tuyến ID (mA) VD (volt) 1086420121.5.73 SiGaAsGaAsP đỏ GaAsP vàng GaP lục Hình 13

Để có ánh sáng liên tục, người ta phân cực thuận LED. Tùy theo vật liệu cấu tạo, điện thế thêm của LED thay đổi từ 1 đến 2.5V và dòng điện qua LED tối đa khoảng vài mA.

NỐI QUANG. (OPTO COUPLER-PHOTOCOUPLER-OPTOISOLATOR)

Một đèn LED và một linh kiện quang điện tử như quang transistor, quang SCR, quang Triac, quang transistor Darlington có thể tạo nên sự truyền tín hiệu mà không cần đường mạch chung.

Các nối quang thường được chế tạo dưới dạng IC cho phép cách ly phần điện công suất mà thường là cao thế khỏi mạch điều khiển tinh vi ở phía LED. Đây là một ưu điểm rất lớn của nối quang.

4N25 (Transistor output) 123654 4N29 (Darlington output) 123654 HC11C2 (SCR output) 123654 MOC3021 (Triac output) 123654 Hình 14 Hình sau đây giới thiệu một số nối quang điển hình:

Hình sau đây giới thiệu một áp dụng của nối quang

[missing_resource: .wmf]

Tải Hình 15 In 3V 30V 220VAC

- Q1: Bảo vệ nối quang khi điện thế nguồn lớn (chia bớt dòng điện qua LED).
- Khi LED sáng, nối quang hoạt động kích hai SCR hoạt động (mỗi SCR hoạt động ở một bán kỳ khi có xung kích từ nối quang) cấp dòng cho tải.
- Khi LED tắt, nối quang ngừng, 2 SCR ngừng, ngắt dòng qua tải.
- Mạch này là một ví dụ về mạch SSR (Solid – State – Relay).

Sơ lược về IC

Sơ lược về IC

KHÁI NIỆM VỀ IC - SỰ KẾT TỤ TRONG HỆ THỐNG ĐIỆN TỬ.

IC (Integrated-Circuit) là một mạch điện tử mà các thành phần tác động và thụ động đều được chế tạo kết tụ trong hoặc trên một đế (substrate) hay thân hoặc không thể tách rời nhau được. Đế này, có thể là một phiến bán dẫn (hầu hết là Si) hoặc một phiến cách điện.

Một IC thường có kích thước dài rộng cỡ vài trăm đến vài ngàn micron, dày cỡ vài trăm micron được đựng trong một vỏ bằng kim loại hoặc bằng plastic. Những IC như vậy thường là một bộ phận chức năng (function device) tức là một bộ phận có khả năng thể hiện một chức năng điện tử nào đó. Sự kết tụ (integration) các thành phần của mạch điện tử cũng như các bộ phận cấu thành của một hệ thống điện tử vẫn là hướng tìm tòi và theo đuổi từ lâu trong ngành điện tử. Nhu cầu của sự kết tụ phát minh từ sự kết tụ tất nhiên của các mạch và hệ thống điện tử theo chiều hướng từ đơn giản đến phức tạp, từ nhỏ đến lớn, từ tần số thấp (tốc độ chậm) đến tần số cao (tốc độ nhanh). Sự tiến triển này là hậu quả tất yếu của nhu cầu ngày càng tăng trong việc xử lý lượng tin tức (information) ngày càng nhiều của xã hội phát triển.

Những hệ thống điện tử công phu và phức tạp gồm rất nhiều thành phần, bộ phận. Do đó nảy ra nhiều vấn đề cần giải quyết:

1. Khoảng không gian mà số lượng lớn các thành phần chiếm đoạt (thể tích). Một máy tính điện tử cần dùng đến hàng triệu, hàng vài chục triệu bộ phận rời. Nếu không thực hiện bằng mạch IC, thì không những thể tích của nó sẽ lớn một cách bất tiện mà điện năng cung cấp cho nó cũng sẽ vô cùng phức tạp. Mà nếu có thỏa mãn chẳng nữa, thì máy cũng không thực dụng.

2. Độ khả tín (reliability) của hệ thống điện tử: là độ đáng tin cậy trong hoạt động đúng theo tiêu chuẩn thiết kế. Độ khả tín của một hệ thống tất nhiên phụ thuộc vào độ khả tín của các thành phần cấu thành và các bộ phận nối tiếp giữa chúng. Hệ thống càng phức tạp, số bộ phận càng tăng và chỗ nối tiếp càng nhiều. Vì vậy, nếu dùng bộ phận rời cho các hệ thống phức tạp, độ khả tín của nó sẽ giảm thấp. Một hệ thống như vậy sẽ trực trặc rất nhanh.

3. Tuổi thọ trung bình t của một hệ thống điện tử gồm n thành phần sẽ là:

$$\frac{1}{t} = \frac{1}{t_1} + \frac{1}{t_2} + \dots + \frac{1}{t_n}$$

Nếu $t_1=t_2=\dots=t_n$ thì $t = \frac{t_i}{n}$

Vậy nếu một transistor có tuổi thọ là 108h, thì một máy tính gồm 500000 ngàn transistor sẽ chỉ có tuổi thọ $\frac{10^8}{5 \cdot 10^5} = 200$ giờ.

Các thành phần trong IC được chế tạo đồng thời và cũng cùng phương pháp, nên tuổi thọ IC xấp xỉ một tuổi thọ một transistor Planar.

4. Một hệ thống (hay một máy) điện tử có cấu tạo như hình vẽ:

Vật liệu	Bộ phận linh kiện	Bộ phận linh kiện	Mạch điện tử cơ bản	Bộ phận cấu thành hệ thống	Hệ thống điện tử
thôn	phần	phần	phần	phần	phần
đ	đ	đ	đ	đ	đ

Sự kết tụ áp dụng vào IC thường thực hiện ở giai đoạn bộ phận chức năng. Song khái niệm kết tụ không nhất thiết dừng lại ở giai đoạn này. Người ta vẫn nỗ lực để kết tụ với mật độ cực cao trong IC, nhằm hướng tới việc kết tụ toàn thể hệ thống điện tử trên một phiến (chíp)

Năm	1947	1950	1961	1966	1971	1980	1985
Công nghệ	Phát minh Transistor	Linh kiện rời	SSI	MSI	LSI	VLSI	ULSI
Số Transistor trên 1 chip trong các sản phẩm thương mại	1	1	10	100 1000	1000 20000	20000 500000	>500 000
Các sản phẩm tiêu biểu		BJT Diode	Linh kiện planar, Cổng logic, Flip Flop	Mạch đếm, đa hợp, mạch cộng	Vi xử lý 8 bit, ROM, RAM	Vi xử lý 16 và 32 bit	Vi xử lý chuyên dụng, xử lý ảnh, thời gian thực

SSI: Small scale integration: Tích hợp qui mô nhỏ

MSI: Medium scale intergration: Tích hợp qui mô trung bình

LSI: Large scale integration: Tích hợp theo qui mô lớn

GSI: Ultra large scale integration: Tích hợp qui mô khổng lồ

Tóm lại, công nghệ IC đưa đến những điểm lợi so với kỹ thuật linh kiện rời như sau:

- Giá thành sản phẩm hạ
- Kích cỡ nhỏ
- Độ khả tín cao (tất cả các thành phần được chế tạo cùng lúc và không có những điểm hàn, nối).
- Tăng chất lượng (do giá thành hạ, các mặt phức tạp hơn có thể được chọn để hệ thống đạt đến những tính năng tốt nhất).
- Các linh kiện được phối hợp tốt (matched). Vì tất cả các transistor được chế tạo đồng thời và cùng một qui trình nên các thông số tương ứng của chúng về cơ bản có cùng độ lớn đối với sự biến thiên của nhiệt độ.
- Tuổi thọ cao.

CÁC LOẠI IC.

Dựa trên qui trình sản xuất, có thể chia IC ra làm 3 loại:

IC màng (film IC):

Trên một đế bằng chất cách điện, dùng các lớp màng tạo nên các thành phần khác. Loại này chỉ gồm các thành phần thụ động như điện trở, tụ điện, và cuộn cảm mà thôi.

- Dây nối giữa các bộ phận: Dùng màng kim loại có điện trở suất nhỏ như Au, Al, Cu...
- Điện trở: Dùng màng kim loại hoặc hợp kim có điện trở suất lớn như Ni-Cr; Ni-Cr-Al; Cr-Si; Cr có thể tạo nên điện trở có trị số rất lớn.
- Tụ điện: Dùng màng kim loại để đóng vai trò bản cực và dùng màng điện môi SiO_2 ; SiO_2 , Al_2O_3 ; Ta_2O_5 . Tuy nhiên khó tạo được tụ có điện dung lớn hơn $0,02 \text{ F/cm}^2$.
- Cuộn cảm: dùng một màng kim loại hình xoắn. Tuy nhiên khó tạo được cuộn cảm lớn quá 5 H với kích thước hợp lý. Trong sơ đồ IC, người ta tránh dùng cuộn cảm để không chiếm thể tích.
- Cách điện giữa các bộ phận: Dùng SiO_2 ; SiO_2 ; Al_2O_3 .

Có một thời, Transistor màng mỏng được nghiên cứu rất nhiều để ứng dụng vào IC màng. Nhưng tiếc là transistor màng chưa đạt đến giai đoạn thực dụng, nếu không phải là ít có triển vọng thực dụng.

IC đơn tính thể (Monolithic IC):

Còn gọi là IC bán dẫn (Semiconductor IC) – là IC dùng một đế (Substrate) bằng chất bán dẫn (thường là Si). Trên (hay trong) đế đó, người ta chế tạo transistor, diode, điện trở, tụ điện. Rồi dùng chất cách điện SiO_2 để phủ lên che chở cho các bộ phận đó trên lớp SiO_2 , dùng màng kim loại để nối các bộ phận với nhau.

- Transistor, diode đều là các bộ phận bán dẫn.
- Điện trở: được chế tạo bằng cách lợi dụng điện trở của lớp bán dẫn có khuếch tán tạp chất.
- Tụ điện: Được chế tạo bằng cách lợi dụng điện dung của vùng hiếm tại một nối P-N bị phân cực nghịch.

Đôi khi người ta có thể thêm những thành phần khác hơn của các thành phần kể trên để dùng cho các mục đích đặc thù

Các thành phần trên được chế tạo thành một số rất nhiều trên cùng một chip. Có rất nhiều mối nối giữa chúng và chúng được cách ly nhờ những nối P-N bị phân cực nghịch (điện trở có hàng trăm $\text{M} \Omega$)

IC lai (hibrid IC).

Là loại IC lai giữa hai loại trên

Từ vi mạch màng mỏng (chỉ chứa các thành phần thụ động), người ta gắn ngay trên đế của nó những thành phần tích cực (transistor, diode) tại những nơi đã dành sẵn. Các transistor và diode gắn trong mạch lai không cần có vỏ hay đế riêng, mà chỉ cần được bảo vệ bằng một lớp men tráng.

Ưu điểm của mạch lai là:

- Có thể tạo nhiều IC (Digital hay Analog)
- Có khả năng tạo ra các phần tử thụ động có các giá trị khác nhau với sai số nhỏ.
- Có khả năng đặt trên một đế, các phần tử màng mỏng, các transistor, diode và ngay cả các loại IC bán dẫn.

Thực ra khi chế tạo, người ta có thể dùng qui trình phối hợp. Các thành phần tác động được chế tạo theo các thành phần kỹ thuật planar, còn các thành phần thụ động thì theo kỹ thuật màng. Nhưng vì quá trình chế tạo các thành phần tác động và thụ động được thực hiện không đồng thời nên các đặc tính và thông số của các thành phần thụ động không phụ thuộc vào các đặc tính và thông số của các thành phần tác động mà chỉ phụ

thuộc vào việc lựa chọn vật liệu, bề dày và hình dáng. Ngoài ra, vì các transistor của IC loại này nằm trong đế, nên kích thước IC được thu nhỏ nhiều so với IC chứa transistor rời.

IC chế tạo bằng qui trình phối hợp của nhiều ưu điểm. Với kỹ thuật màng, trên một diện tích nhỏ có thể tạo ra một điện trở có giá trị lớn, hệ số nhiệt nhỏ. Điều khiển tốc độ ngưng động của màng, có thể tạo ra một màng điện trở với độ chính xác rất cao.

SƠ LƯỢC VỀ QUI TRÌNH CHẾ TẠO MỘT IC ĐƠN TINH THỂ.

Các giai đoạn chế tạo một IC đơn tinh thể có thành phần tác động là BJT, được đơn giản hóa gồm các bước sau:

0.15mm25 – 75mmn - SiNền P-Si0.025mm0.15mmn - SiNền P-Si0.5 mSiO₂Hình 1Bước 1:

- Từ một nền P-Si (hoặc n-Si) đơn tinh thể
- Tạo một lớp epitaxy mỏng loại N-Si
- Phủ một lớp cách điện SiO₂

Bước 2:

Dùng phương pháp quang khắc để khử lớp SiO₂ ở một số chỗ nhất định, tạo ra các cửa sổ ở bề mặt tinh thể. Từ các cửa sổ, có thể khuếch tán tạp chất vào.

Đầu tiên, vẽ sơ đồ những nơi cần mở cửa sổ, chụp hình sơ đồ rồi lấy phim âm bản, thu nhỏ lại. Những nơi cần mở cửa sổ là vùng tối trên phim

P-Si
film
uv
Chất cảm quang
SiO₂n-Si
P-Si
Chất cảm quang
SiO₂n-Si
Hòa tan
Rắn lại
P-Si
SiO₂n-Si
Hòa tan
Thân Pnn
SiO₂Khuếch tán p
Đảo Nền Pnn
SiO₂Khuếch tán Base
ppNền Pnn
SiO₂Khuếch tán Emitter
ppnn
Hình 2a. Bôi một lớp cản quang trên bề mặt. Đặt phim ở trên rồi tia cực tím vào những nơi cần mở cửa sổ được lớp đen trên phim bảo vệ. Nhúng tinh thể vào dung dịch tricloetylen. Chỉ những nơi cần mở cửa sổ lớp cản quang mới bị hòa tan, các nơi khác rắn lại.

b. Lại đem tinh thể nhúng vào dung dịch fluorhydric. Chỉ những nơi cần mở cửa sổ lớp SiO₂ bị hòa tan, những nơi khác nhờ lớp cản quang che chở.

- Đem tẩy lớp cản quang
- Khuếch tán chất bán dẫn P sâu đến thân, tạo ra các đảo N.
- Lại mở cửa sổ, khuếch tán chất bán dẫn P vào các đảo N (khuếch tán Base)
- Lại mở cửa sổ, khuếch tán chất bán dẫn N vào (khuếch tán Emitter)
- Phủ kim loại. Thực hiện các chỗ nối

Thí dụ:

Một mạch điện đơn giản như sau, được chế tạo dưới dạng IC đơn tinh thể.

[missing_resource: .wmf]

Hình 3

Thân pnpnpn+npn+n+n+n+Điện trở2Diode1Transistor5 4Diode nối3Kim loại AlSiO2CollectorBaseEmitterTiếp xúc kim loạiHình 4

IC SỐ (IC DIGITAL) VÀ IC TƯƠNG TỰ (IC ANALOG).

Dựa trên chức năng xử lý tín hiệu, người ta chia IC là hai loại: IC Digital và IC Analog (còn gọi là IC tuyến tính)

IC Digital:

Là loại IC xử lý tín hiệu số. Tín hiệu số (Digital signal) là tín hiệu có trị giá nhị phân (0 và 1). Hai mức điện thế tương ứng với hai trị giá (hai logic) đó là:

- Mức High (cao): 5V đối với IC CMOS và 3,6V đối với IC TTL
- Mức Low (thấp): 0V đối với IC CMOS và 0,3V đối với IC TTL

Thông thường logic 1 tương ứng với mức H, logic 0 tương ứng với mức L

Logic 1 và logic 0 để chỉ hai trạng thái đối nghịch nhau: Đóng và mở, đúng và sai, cao và thấp...

Chủng loại IC digital không nhiều. Chúng chỉ gồm một số các loại mạch logic căn bản, gọi là cổng logic.

Về công nghệ chế tạo, IC digital gồm các loại:

- RTL: Resistor – Transistor logic
- DTL: Diode – Transistor logic
- TTL: Transistor – Transistor logic
- MOS: metal – oxide Semiconductor
- CMOS: Complementary MOS

IC analog:

Là loại IC xử lý tín hiệu Analog, đó là loại tín hiệu biến đổi liên tục so với IC Digital, loại IC Analog phát triển chậm hơn. Một lý do là vì IC Analog phần lớn đều là mạch chuyên dụng (special use), trừ một vài trường hợp đặc biệt như OP-AMP (IC khuếch đại thuật toán), khuếch đại Video và những mạch phổ dụng (universal use). Do đó để thoả mãn nhu cầu sử dụng, người ta phải thiết kế, chế tạo rất nhiều loại khác nhau.

Tài liệu tham khảo

1. Fleeman - Electronic Devices, Discrete and Intergrated - Printice - Hall International-1998.
2. Boylestad and Nashelky - Electronic Devices and Circuit Theory - Printice - Hall International 1998.
3. J.Millman - Micro electronics, Digital and Analog, Circuits and Systems - Mc.Graw.Hill Book Company - 1979.
4. Nguyễn Hữu Phương - Điện tử trung cấp - Sở Giáo Dục & Đào Tạo TP HCM-1992